Устройство для измерения разности периодов двух электрических сигналов

 

Изобретение относится к измерительной технике и может быть использовано при построении прецизионных измерителей частоты и устройств дпя сравнения шкал времени. Цель изобретения - повышение точности измерения . Дпя достижения поставленной цели в устройство, содержащее формирователь 4 временных интервалов, делители 1,2 частоты, блок 11 регистрации , выполненный в виде вычислителя 12 и индикатора 13, введены D- триггер 5, счетчик 8, накапливающий сумматор 10, формирователь 3 квантирующих импульсов, формирователь 6 времени регистрации, вентиль 7 и кодовый компаратор 9. Устройство позволяет либо существенно снизить среднеквадратическую погрешность измерения при неизменном времени измерения , либо достичь требуемую точность измерения за существенно меньшее время. В описании изобретения также указан другой вариант исполнения вычислителя 2 блока 1J регистрации . 13. п.ф-лы, 3 ил. с (Л с:

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 С 01 R 23 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А BTOPCHOIVlY СВИДЕТЕЛЬСТВУ (2I) 3920447/24-21 (22) 11.05.85 (46) 23.01.87.Бюл. № 3 (72) В.А.Карелин (53) 621.317 (088.8) (56) Авторское свидетельство СССР

¹ 1056070, кл. С 01 R 23/00, 1982.

Авторское свидетельство СССР № 1093986, кл, G 01 R 23/00, 1982. (54) УСТРОЙСТВО ИЗМЕРЕНИЯ РАЗНОСТИ

ПЕРИОДОВ ДВУХ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ (57) Изобретение относится к измерительной технике и может быть использовано при построении прецизионных измерителей частоты и устройств для сравнения шкал времени. Цель изобретения — повышение точности измерения. Для достижения поставленной цеSU 1285395 А I ли в устройство, содержащее формирователь 4 временных интервалов, делители 1,2 частоты, блок 11 регистрации, выполненный в виде вычислителя 12 и индикатора 13, введены Dтриггер 5, счетчик 8, накапливающий сумматор 10, формирователь 3 квантирующих импульсов, формирователь 6 времени регистрации, вентиль 7 и кодовый компаратор 9. Устройство позволяет либо существенно снизить среднеквадратическую погрешность измерения при неизменном времени измерения, либо достичь требуемую точность измерения за существенно меньшее время. В описании изобретения также указан другой вариант исполнения вычислителя !2 блока 11 регистрации. 13. п.ф-лы, 3 ил.

5 2 теля 1 частоты и блока 11 регистрации, Вычислитель 12 блока 11 регистрации содержит (фиг.3) блок 14 вычитания,-последовательно соединенные первый умножитель 15, вторым входом которого является вход кода "6", и делитель 16, последовательно соединенные сумматор 17> второй 18,третий 19 и четвертый 20 умножители, Выход четвертого умножителя 20 соединен с вторым входом делителя 16, вы-хор, которого является выходом вычислителя, при этом первые входы блока

14 вычитания и сумматора 17 объединены и являются входом кода "1".Вторые входы блока 14 вычитания, сумматора 17 и третьего умножителя 19 объединены и являются входом кода N.

Выход блока 14 вычитания соединен с вторым входом второго умножителя 18.

Вторым входом четвертого умножителя является вход кода К. Информационным входом вычислителя является первый вход первого умножителя 15.

Устройство работает следующим образом.

В исходном состоянии на второй вход кодового компаратора 9 и установочные входы делителя 1 частоты и счетчика 8 подаются соответственно коды чисел: (N-1); К/2; — (N-l).

На выходе счетчика 8 установлен код (N-1), который подается на первый вход кодового компаратора 9. Совпадение кодов на первом и втором входах кодового компаратора 9 формирует на выходе последнего потенциал нулевого уровня (фиг.2,ж), который, поступая на управляющие входы делителей 1 и 2 частоты, устанавливает и удерживает их соответственно в состояниях "К/2" и "0". При этом им- пульсы эталонной f и измеряемой й„ частот, поступая на соответствующие делители 1 и 2 частоты, не изменяют их состояний и импульсы с периодами следования Т, и Т„ не поступают на входы формирователя 4 временных интервалов. На выходе формирователя 4 временных интервалов сохраняется потенциал нулевого уровня, который через D-триггер 5, синхронизируемый квантующими импульсами, поступает на второй вход вентиля 7, запрещая тем самым проход квантующих импульсов на вход синхронизации на- капливающего сумматора 10. Через временной интервал р (фиг.2,ж), форми1 - 128539

Изобретение относится к измерительной технике и может быть использовано при построении прецизионных измерителей частоты и устройств для сравнения шкал времени.

Цель изобретения — повышение точности .измерения разности, периодов.

На фиг.1 представлена блок-схема устройства; на фиг.2 - временные .диаграммы; на фиг. 3 - блок-схема вычислителя, Устройство (фиг.l) содержит первый и второй делители 1 и 2 частоты, формирователь 3 квантующих импульсов, формирователь 4 временных интервалов, 15

D-триггер 5, формирователь 6 времени регистрации, вентиль 7, счетчик 8, кодовый компаратор 9, накапливающий сумматор 10, блок 11 регистрации,выполненный в виде последовательно сое- 20 диненнь х вычислителя 1,2 и индикатора 13.

Лходы эталонной и измеряемой частот соответственно через первый и второй делители 1 и 2 частоты соединены с входами формирователя 4 временных интервалов, Выход формирователя 4 временных интервалов через последовательно соединенные D-триггер 5-; счетчик 8 и накапливающий сумматор 10 соединен с информационным входом блока 11 регистрации, установочный вход которого подключен к чет" вертому кодовому входу устройства. Пер-. вый кодовый вход устройства соединен с, вторым входом кодового компаратора 9 первый вход которого подключен к вы- ходу счетчика 8, а выход соединен с управляющим входом первого и второго делителей 1 и 2 частоты, формирователя 6 времени регистрации и блока 11 регистрации. Сигнальный вход формирователя 6 времени регист-. рации подсоедийен к входу первого делителя 1 частоты и к входу формирователя 3 квантующих импульсов, а выход соединен с входом синхронизации записи счетчика 8 и входом начальной установки накапливающего сумматора 10. Вход синхронизации накапливающего сумматора 10 соединен с выходом вентиля 7, первый вход которого соединен с выходом формирователя 3 квантующих импульсов и с входом синхронизации D-триггера 5; а второй вход соединен с выходом Dтриггера 5. Второй и третий кодовые входы устройства соединены соответственно с установочными входами дели3 12853 руемый формирователем 6 времени регистрации, на выходе последнего вырабатывается импульс (фиг.2,в), который обнуляет память накапливающего сумматора 10 и переписывает код— (N-1) входа установки счетчика 8 на

его выход. При этом раВенство кодов на входах кодового компаратора 9 нарушается и на его выходе формируется потенциал единичного уровня (фиг. 10

2,ж), разрешающий работу делителей

1 и 2 частоты. Делители 1 и 2 частоты осуществляют деление импульсов

f и f„ c коэффициентом пересчета

К, формируя на своих выходах импуль- 15 сы с периодом следования соответстТэ = КТэ Ти = КТи (фиг,2, г,д) ° При этом временной интервал

at1 между первыми импульсами на выходе первого и второго делителей 1 20

К и 2 частоты примерно равен ht - — Т, так как первый делитель 1 частоты начинает работать, находясь в состоянии "К/2", а второй делитель 25

2 частоты — находясь в состоянии "0", Импульсы Т„,= КТ и

Тц, = КТ + К6Т (фиг.2,г,д) выходов соответ ственно первого делителя 1 частоты и второго де- 30 лителя 2 частоты поступают на входы формирователя 4 временных интервалов, на выходе которого вырабатывается импульс единичного уровня длительностью 5t; — д11 + К Т(х 1) где i =, 1,2, .. °,N. Импульсы at поступают на информационный вход D-триггер а 5, н а выходе кот оро го выр аб атываются импульсы Dt . Фронты импульсов At, формируются ближай- 40 шими к фронтам ь „квантующими импульсами благодаря синхронизации ъ

D-триггера 5 сигналами с выхода формирователя 3 квантующих импульсов. . Такое формирование Bt, позволяет 45 синхронизировать работу накапливающего сумматора 10 и счетчика 8, на счетный вход которого подаются импульсы Ь ;.. Импульс ti поступает

М. %. на второй вход вентиля 7 и разрешает на время d,t< проход квантующих импульсов на вход синхронизации накапливающего сумматора 10. На информационном входе накапливающего сумматора 10 действует код числа (N-1) + 2 (i""1), поскольку импульсы

yt . одновременно поступают на суммирующий счетный вход счетчика 8, который срабатывает по заднему фронту! а; = at„(2j N-l ), (1)

\, Ф

З-1 при i = N, т.е. на момент окончания времени измерения Т., н а „= P p t; (2 1.-N-1 ) . (2)

l= l

После окончания импульса ht на

Т выходе счетчика 8 формируется код, равный (N-1), который, поступая на первый вход кодового коммутатора 9, устанавливает на его выходе нулевой потенциал (фиг. 4,ж), устанавливающий и удерживающий делители 1 и 2 частоты соответственно в состояниях

"К/2" и "0", разрешающий работу формирователя 6 времени регистрации и переписывающий в блок 11 регистра— ции код числа ад с выхода накапливающего сумматора 10. В блоке 11 регистрации осуществляется умножение в вычислителе 12 в соответствии с его структурной схемой (фиг.3) чис- . ла а„на нормализующий коэффициент ба(Ф-1), код которого поступает с четвертого кодового входа устройства, для получения численного значения hT т е.

6 Qzt ",. (2i-N-1)

1=1

KN(NF-1) (3) ЬТ

После формирования формирователем 6 времени регистрации запускающего импульса (фиг ° 2,в) цикл измерения повторяется °

95 4 импульса atl обеспечивая тем самым

У, задержку (i-1), так как во время действия i-го импульса ьГ., на инфор1 мационном входе накапливающего сумматора 10 приложен код, установленный после окончания (i-1)-го импульса юГ; 1 (увеличение состояния счетчика 8 на "2" по каждому импульсу .at 1 обеспечивается подачей этих импульсов на счетный -вход второго pasряда счетчика 8, т. е. разряда, соответствующего "2 "). Код числа (N—

1)+2 (i-1) суммируется по каждому квантующему импульсу, действующему на входе синхронизации накапливающего сумматора 10 в течение интервала времени at„ (i = 1,2,...,N). Следовательно, после окончания i-ro импульса ht в накапливающем суммато1 ре 10 фиксируется код числа а, равного

Выигрыш в точности по сравнению с известным устройством определим, сравнивая выражения (8) и (3), 1285395 (4) Ь ; = Л + х,К1Т, .Т. е, при N» 1 выигрыш в точности весьма значительный, Например, при

N = 10 У®41.

Таким образом, предлагаемое устройство позволяет либо существенно

, снизить среднеквадратическую погрешность измерения при одинаковом с известным способом времени измерения, либо достичь требуемую точность измерения за существенно меньшее время по сравнению с известным способом.

Формула изобретения

1. Устройство измерения разности периодов двух электрических сигналов, содержащее формирователь временных интервалов, первый и второй входы которого через первый и второй делители частоты соединены с соответствующими входами устройства, и блок регистрации, выполненный в виде последовательно соединенных вычислителя и индикатора, о т л и ч а ю щ е ес я тем, что, с целью повышения точности измерения, в него дополнительно введены последовательно соединенные D-триггер, счетчик и накапливающий сумматор, формирователь квантующих импульсов, формйрователь времени регистрации, вентиль и кодовый компаратор, первый вход которого соединен с выходом счетчика, второй вход подключен к первому кодовому входу устройства, а выход соединен с управляющими входами блока регистрации, первого и второго делителей частоты и формирователя времени регистрации, второй вход которого соединен с входами формирователя квантующих импульсов и первого делителя частоты, а выход подсоединен к входу синхронизации записи счетчика и к входу начальной установки накапливающего сумматора, выход которого подключен к информационному входу блока регистрации, а второй вход синхронизации соединен с выходом вентиля, первый вход которого соединен с выходом формирователя квантующих импульсов и с входом синхронизации D-триггера,информационный вход которого подсоедиЙ

12 (i- — —.-) л t;

c . N+1

-1

ЛТ.

КИ(Иг 1) 35 (б) б (2i-N-1) Л Е

КИ(И -1) Следовательно, предлагаемое устройство реализует оптимальный по критерию минимума среднего квадрата 40 ошибки алгоритм измерения частоты по фаэовым отсчетам сигнала.

55

Определим оптимальный алгоритм обработки фазовых отсчетов (временных интервалов Dt s) по критерию минимума среднего квадрата ошибки. С этой целью запишем значение t в виде очевидного соотношения где х1 = 0,1,2,..., N" l.

Уравнение (4) относится к управле- 10 киям линейной регрессии (3). Известно, что наилучшей оценкой ЬТ" (в смысле минимума среднего квадрата ошибки) величины ЛТ по измеренным значениям ht+ является оценка, полученная по методу наименьших квадратов (МНК). Согласно этому методу для оценки ЛТ можно. записать формулу (3) в виде и ", )(20

ЛТ

KINE X — (с х1) )

1-1

Учитывая, что х,, -, целые числа от 0 до (N-1) и используя выражения для суммы последовательностей целых чисел и суммы последовательностей квадратов целых чисел, получим

Дисперсию погрешности 5г(ЛТ) определим, полагая статистическую не- -45 зависимость случайнйк погрешностей h1 и

N+1

144(,)З1 (— — — ))

62 ЛТ 11 2

K2 N (iP-1)212 82

3Z « у

К N(N -1) (7)

2 где б,) — дисперсия случайной погрешности Ai..

Среднеквадратическую погрешность получим из (7) б(шТ) /12 б/K /М(8 -1), (8) "/2Л М -1) / 818 12 — 6 (N- l ) 1285395

t3, Лшшш шшш шцшшц шишшшщши

7и

Л !" ш шошв ll øøûàøøàû — 4оу 7 р бс < » у Ъ

1 с. — + — (l- — — -

Ф,, Ь. 4+/ Ь».Фиа Я

fI

Е dpi(Z

i=i ф

»с ч к

ФАЗ

Составитель Губанов

Техред И.Попович

Корректор М.Демчик

Редактор С.Пекарь

Тираж 730 Подпи сно е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий .

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 7639/47

Производственно-полиграфическое предприятие, r.Óæãîðîä, ул.Проектная, 4 нен к выходу формирователя временных интервалов, а выход Р-триггера соединен с вторым входом вентиля, при этом второй, третий и четвертый кодовые входы устройства подключены соответственно к установочным входам первого делителя частоты, счетчика и блока регистрации.

2. Устройство по п,1 о т -л и — 10 ч а ю щ е е с я тем, что вычислитель блока регистрации содержит блок вычитания, последовательно соединенные первый умножитель, вторым входом которого является код числа 6, и де- 15 литель, последовательно соединенные сумматор, второй, третий и четвертый умножители, выход четвертого умножителя соединен с вторым входом делителя, выход которого является выходом вычислителя, при этом первые входы блока вычитания и сумматора объединены и являются входом кода числа

1, вторые входы блока вычитания, сумматора и третьего умножителя объединены и являются входом кода числа

N где N — - число измерений, выход блока вычитания соединен с вторым входом второго умножителя, вторым входом четвертого умножителя является вход кода числа К, где К вЂ” коэффициент деления, а информационным входом вычислителя является первый вход первого умножителя.