Микропрограммное устройство управления

 

Изобретение относится к области вычислительной техники и может быть использовано в качестве устройства синхронизации и управления в многоканальных вычислительных устройствах. Цель изобретения - расширение области применения микропрограммного устройства управления за счет реализации приоритетного обслуживания запросов объектов управления. Устройство содержит генератор тактовых импульсов , элемент задержки, два коммутатора , блок памяти адресов микропрограмм , регистр микрокоманд, регистр запросов, блок приоритетной обработки , регистр маски запросов, коммутатор логических условий, регистр., адреса, блок памяти микропрограмм и триггер. Введение регистра запросов, регистра маски запросов, блока приоритетной обработки, триггера, элемента задержки, коммутатора логических условий и двух коммутаторов способствует достижению цели. 1 з.п. ф-лы, 4 ил. с (О (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТЙЧЕСНИХ

РЕСПУБЛИК (51) 4 G 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

M А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3897335/24-24 (22) 20.05.85 (46) 30.01.87. Вюл. N- 4 (72) В.А.Кривего, В.А.Гайдай, Е,В.Глонти и В.В.Кривего (53) 681.32(088.8) (56) Авторское свидетельство СССР

У 331387, кл. G 06 F. 9/22, 1970.

Авторское свидетельство СССР

Р 1168940, кл. С 06 F 9/22, 1983. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано в качестве устройства синхронизации и управления в многоканальных вычислительных устройствах.

Цель изобретения — расширение обласÄÄSUÄÄ 1287155 А1 ти применения микропрограммного устройства управления за счет реализации приоритетного обслуживания запросов объектов управления. Устройство содержит генератор тактовых импульсов, элемент задержки, два коммутатора, блок памяти адресов микропрограмм, регистр микрокоманд, регистр запросов, блок приоритетной обработки, регистр маски запросов, коммутатор логических условий, регистр.. адреса, блок памяти микропрограмм и триггер. Введение регистра запросов, регистра маски запросов, блока приоритетной обработки, триггера, элемента задержки, коммутатора логических условий и двух коммутаторов способствует достижению цели. 1 з.п. ф-лы, 4 ил.

1 1287!

Изобретение относится к цифровой вычислительной технике и может быть использовано в качестве устройства синхронизации и управления в многоканальных вычислительных устройствах и многопрограммных вычислительных системах.

Цель изобретения — расширение области применения микропрограммного устройства за счет реализации приори- 10 тетного обслуживания запросов обьектов управления.

На фиг.! представлена функциональная схема предлагаемого устройства; на фиг. 2 — блок приоритетной обработки; на фиг.3 — временная диаграмма работы устройства в режиме начальной установки; на фиг.4 — формат микропрограммного слова.

Микропрограммное устройство управления (фиг.l) содержит генератор тактовых импульсов, элемент 2 задержки, два коммутатора 3 и 4, блок 5 памяти адресов микропрограмм, коммутатор 6 логических условий, регистр, 7 адреса, блок 8 памяти микропрограмм, регистр 9 микрокоманд, регистр 10 запросов, блок !1 приоритетной обработки, регистр 12 маски запросов, вход 13 СБН (начального сброса), входы 14 запросов, выходы 15 микрокоманд, входы 16 логических условий, триггер 17, вход 18 синхроимпульса, вход 19.

Блок приоритетной обработки (фиг.2) 3 содержит триггер 20 и n (n — число запросов) элементов И 21 и предназна-.. чен для обеспечения обработки запросов в порядке их приоритетности.

В работе микропрограммного устройства управления можно выделить следующие режимы: режим начальной установки; режим формирования микрокоманд с обработкой приоритетности запросов.

В режиме начальной установки на устройство параллельно-последователь— но поступают сигналы СБН на вход !3 и коды начальной установки на вход

19 (фиг.3). В режиме начальной установки происходит занесение в блок 5 памяти адресов микропрограмм адресов А„, являющихся начальными для каждой из подпрограмм, зафиксированных блоком 8 памяти микропрограмм.

Записью сигнала СБН на триггер 17 производится синхронизация сигнала

СБН передним фронтом тактирующего

55 2 импульса Qq от генератора 1 импульсов (фиг.3).

Сигналом с выхода Ц триггера 17 открываются левые плечи коммутаторов

3 и 4. Через левое плечо коммутатора 4 кодовая информация с входа 19 поступает на информационный вход регистра 7 адреса, где фиксируется задним фронтом того же сигнала Qy.

Этот код, зафиксированный на регистре 7 адреса, через левое плечо коммутатора 3 поступает на адресный вход блоке 5 памяти адресов микропрограмм.

Под действием этого адресного кода с соответствующей ячейки блока 8 памяти микрокоманд считывается информация, содержащая код начального адреса. соответствующей микропрограммы. Этот код с задержкой Т ы (время выборки информации из блока 8 памяти) поступает на информационный вход блока 5 памяти адресов микропрограмм, где фиксируется сигнал Qq от генератора 1 импульсов в соответствующую ячейку блока 5 памяти по адресу, который поступает на адресный вход блока 5 памяти, т.е. по адресу, который поступает на вход 19 и зафиксирован на регистре 7 адреса.

По окончании сигнала СБН на Q-выходе триггера !7 устанавливается нулевой потенциал (фиг.3, строка 6), который закрывает левые плечи ком— мутаторов 3 и 4. На С!-выходе триггера 17 устанавливается высокий потенциал, который открывает правые плечи обеих коммутаторов 3 и 4.

По заднему фронту сигнала, формируемого на Q-выходе триггера 17, на линии 2 задержки выделяется импульс, который поступает на R-вход регистра

7 и устанавливает регистр в нулевое состояние. С этого момента начинается работа устройства в режиме формирования микрокоманд. Для записи начальных адресов других микропрограмм описанный процесс записи адресного кода должен повториться.

Таким образом, в соответствующие ячейки блока 5 памяти будут занесены все адресные коды, обозначающие начало микропрограмм, зафиксированных в блоке 8 памяти микрокоманд.

Кроме того, сигнал с Ц выхода триггера 17 поступает на R-входы регистра 9 микрокоманд и регистра 10 запросов, чем обеспечивается их сброс в нулевое состояние.

128

Формирование микрокоманд с обработкой приоритета заг росов эаключа— ется в реализации соответствующей микропрограммы, зафиксированной в блоке 8 памяти микропрограмм, в зависимости от соответствующего сигнала запроса или их комбинации, зафиксированных на регистре 10 запросов.

Реализация микропрограмм производится путем последовательного считы- 10 вания микропрограммных слов по адресам, подаваемым на адресный вход блока 8 памяти микропрограмм.

В результате начального сброса регистр 7 адреса, регистр 9 микроко- 15 манд, регистр 10 запросов и триггер

17 установлены в нулевое состояние, а регистр 12 маски запросов и содержимое блока 5 памяти — в заданное состояние. 20

Блок 8 памяти микропрограмм представляет собой оперативную полупостоянную или постоянную запоминающую матрицу, информация в которой разделяется по адресам, составляя информационное слово, жестко связанное со своим адресом, в котором оно зафиксировано.

При подаче кода адреса на адресный вход блока 8 памяти микропрограмм ЗО в режиме чтения (в блоке 8 памяти микропрограмм установлен только ре-. жим чтения) информационное слово, соответствующее этому адресу, поразрядно формируется на информационном вы- 35 ходе блока 8 памяти микропрограмм.

Информационное слово, считываемое из блока 8 памяти микропрограмм,можно условно разбить на три группы (фиг.4) . Группу разрядов У, поступа- 40 ющую на информационный вход регистра

9 микрокоманд. Эта группа разрядов определяет значения микрокоманд. Группу разрядов А „ составляющую адресный код (А,), поступающий на информа- 45 ционный вход блока 5 памяти. В адресной группе разрядов, выбираемой из текущего адреса, указывается адрес следующего микропрограммного слова.

Группу разрядов А, поступающую на уп-50 равляющий вход коммутатора 6 логических условий и указывающую номер коммутирующего канала с целью образования базового адреса блока 8 памяти микропрограмм (А ). 55

После выполнения процедуры начальной установки нулевое содержимое регистра 7 адреса инициирует выборку

7155 4 содержимого нулевой ячейки блока 8 памяти микропрограмм.

Нулевой адрес является начальным адресом микропрограммы записи сигналов запросов X — Х, поступающих по входам 14 устройства от внешних управляемых абонентов.

Содержимое нулевой ячейки блока 8 памяти микропрограмм (в простейшем случае) составляет микрокоманда у и

2 единичное (01 ) содержимое группы

8 разрядов А, .

При выборке нулевого слова микропрограммы у по переднему фронту сигнала Q, на регистре 9 микрокоманд фиксируется микрокоманда у, которая

2. своим передним фронтом заносит на регистр 10 запросов состояние шин Х—

Х„, а в нулевую ячейку блока 5 памяти по сигналу 0, обозначающему для него режим записи, — код Ol

Запись информации в нулевую ячейку блока 5 памяти в данном случае будет произведена потому, что блок 11 приоритетной обработки при отсутствии микрокоманды у, стробирующей его работу, будет выдавать на своих выходах нулевую информацию.

С выхода блока 11 приоритетной обсработки через правое плечо коммутатора 3 нулевая информация поступает на адресный вход блока 5 памяти и, следовательно, инициирует запись в ячейку блока 5 памяти с нулевым адресом кода 01

В следующем такте сигналом 0 блок

5 памяти переводится в режим чтения информации, тогда иэ ячейки с нулевым адресом, как и прежде, задаваемым с блока 11 приоритетной обработки, считывается код Ol, который через правое плечо коммутатора 4 поступает на информационный вход регистра 7 адреса, где фиксируется по заднему фронту импульсом Q

По адресу кода 01д с первой ячейки блока 8 памяти микропрограмм считывается микропрограммное слово, содержащее микрокоманду у; и нулевое значение группы разрядов А (А, = 00 ).

Микрокоманда у, фиксируется на регистре 9 микрокоманд передним фронтом сигнала 0 и с выхода регистра

9 микрокоманд поступает на стробирующий (разрешающий) вход блока ll приоритетной обработки.

Под действием этого кода (описание работы блока 11 приоритетной об128i 155

p:lб, гкll 1111жГ) а l а1с%е н заниГимости

ОТ с ОГТО" ИИ 1 рРI ÈГТpß 0 за11!ЗОCOB Il регистра 12 маски запросов средствами блс1ка 1 прис1ритетной обработки вырабатывается код номера запроса (ас>оие1гга), для которого должна быть сформирована соответствующая микропрограмма. Этот код с выхода блока

11 приоритетной обработки, через правое плечо коммутатора 3 поступает !О на адресный вход блока 5 памяти. Под действием с .игнала 0 из ячейки блОка

5 памяти с а,цресом N считывается информационное слово, в котором программируются микрокоманды„ необходимые для управления абонентом. В этом

ЖР МИКРОПРОГP=II lMIIOTI СЛОНЕ ГРУГП10й разрядов Л кодируется адрес следую1

1Пе гo MIIKpoKo< H TITTo f o o IoRB Э f0T заносится в ячейку блока 5 памяти с 20

aцpeсoм 11, откуца выбирается на следую1Пем:IIB ге . ОпиГHHTIhIP Циклы выбОрки и записи н блок 5 памяти повтОряются до тех IIop, пока не будут выбраны нсе микропро граммные слова да.иной микропрограммы. В после, пнем слове микропрограммы н блоке 5 памяти заносится начальный адрес микропрограммы и снимается микрокоманда у

При отсутствии микрокоманды у„

30 блок Il приоритетной обработки занляется с новым значением сигналов запросов или их комбинацией, устанав- 35 ливаемой в нулевом микропрограммном спс.ве микрокомандой у

В процессе формирования микропрограмм, требующих ветвления (нариантности ) в зависимости от состояния 40 признака состояния) управляемого объекта, с последнего подается сиг— нал У „ (фиг.1), отражающий его состояние. Этот сигнал поступает на соответствующий вход (16) коммутатора б логических условий.

Для управления коммутатором 6 логических условий в соответствующих микропрограммных словах, где требуется реакция на состояние управляемого 50 объекта, группой разрядон А кодируется (ITpограммируется) управляющий код, который поступает на управляющий вхо,ц коммутатора 6.

Если состо — íèå управляемого объекта характеризуется сигналом 0; =О, управпение передается н ь-й адрес., если U, =1, то упранление передается н (1 1)-й адрес, так как на ныхоl. Микропрограммное устройство уп55 равления, содержащее блок памяти адресов микропрограмм, регистр адреса, блок памяти микропрограмм, регистр микрокоманд, ГРИРр i lop имг1уlll с.с 11, первый выхол ко I р 1 i III:11 1 ET" просон выдает на своем выходе нулевой код и описанный процесс возобноде коммутатора 6 лс1гических условий появится единица, которая будет подана на базовый адрес блока 8 памяти микропрограмм.

Работа устройства при обработке за IpOcoB закл1очается в следующем.

На входы 14 устройства подаются потенциальные сигналы Х вЂ” Х по1 ступающие на -информационный вход регистра 10 запросов. Эти сигналы обо— значают требование абонента сформировать для него соответствующую микропрограмму. С помощью микропрограммы у и по ее переднему фронту эти сигналы заносятся н регистр 10 запросов.

В регистр 12 маски запросов на этапе начального сброса заносится код маски, который разрешает обработку соответствующего (или соответствующих)запроса.

Вырабатываемая н процессе реализации соответствующих микропрограмм микрокоманда у„ поступает на вход триггера 20, где фиксируется передним фронтом сигнала Q, поступающего с генератора 1 импульсов, а на выходе Q триггера 22 формируется сигнал высокого уровня, стробирующии работу элемента И 21.

Сама схема соединения элементов

И 21 говорит о том, что каждый предыдущий элемент И запрещает работу последующего, т.е. элемент И 21, расположенный слева и разрешенный сигналом от регистра 12 маски запросов, имеет преимущественный приоритет над остальными.

Выходы всех элементов И 21 образуют адрес, который через правое плечо коммутатора 3 поступает на адресный вход блока 5 памяти.

Блок 5 памяти имеет два рабочих режима: запись информации, поступающей на информационный вход, определяется сигналом 0, чтение информации соответствующей ячейки, адрес которой зафиксирован на адресном входе; чтение информации из блока 5 памяти производится сигналом 0 2 формула и з о б р е т е н и я

1287155 дом записи блока памяти адресов микропрограмм и входом записи регистра микрокоманд, второй выход генератора импульсов соединен с входом чтения блока памяти адресов микропрограмм и входом записи регистра адреса, выходы которого соединены с входами старших разрядов адреса блока памяти микропрограмм, выход поля микрокоманды которого соединен с информационны- 1О ми входами регистра микрокоманд, выходы поля микроопераций которого соединены с выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения 15 устройства за счет реализации приоритетного обслуживания запросов объектов управления, введены регистр запросов, регистр маски запросов, блок приоритетной обработки, триггер,эле- 20 мент задержки, коммутатор логических условий и два коммутатора, выходы которых соответственно подключены к адресному входу блока памяти адресов микропрограмм и к информационному вхо-25 ду регистра адреса, выход которого соединен с первым информационным входом первого коммутатора, второй информационный вход которого соединен с выходом блока приоритетной обработ — -З0 ки, информационный и синхронизирующий входы триггера соединены соответственно с входом сброса устройства и вторым выходом генератора импульсов, информационные входы регист- 35 ра запросов соединены с входами запросов на управление устройства, вход записи регистра запросов соединен с первым выходом поля логических условий регистра микрокоманд, второй вы- 40 ход поля логических условий кото ого соединен с управляющим входом блока приоритетной обработки, синхронизирующий вход которого соединен с вторым выходом генератора импульсов, 45 первая и вторая группы информационных входов блока приоритетной обработки соединены соответственно с группами выходов регистра запросов и регистра маски запросов информационный вход регистра маски запросов и первый информационный вход второго коммутатора соединены с входами кода начальной установки, второй информационный вход которого соединен с выходом блока памяти адресов микропрограмм, выход поля адреса микрокоманды блока памяти микропрограмм соединен с информационным входом блока памяти адресов микропрограмм, третий выход поля логических условий регистра микрокоманд соединен с управляющим входом коммутатора логических условий, информационные входы которого соединены с входами логических условий устройства, а выход коммутатора подключен к входу младшего разряда адреса блока памяти микропрограмм, синхронизирующий вход регистра маски запросов соединен с входом синхронизации устройства, прямой выход триггера подключен к первым управляющим входам первого и второго коммутаторов, к входу установки в "0" регистра запросов и через элемент задержки — к входам установки в "0" регистра микрокоманд и регистра адреса, инверсный выход триггера соединен с вторыми управляющими входами первого и второго коммутаторов.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок приоритетной обработки содержит и (п количество входов запросов) элементов И и триггер, информационный и синхронизирующий входы которого соединены с управляющим входом и входом синхронизации блока, выход триггера соединен с первыми входами и элементов И, вторые входы которых соединены с первой группой информационных входов блока, третьи входы элементов И соединены с второй группой информационных входов блока, выход

i-ro (i=I, и — 1) элемента И соединен с инверсными входами с (i+1)-го по п — и элементов И, выходы элементов И соединены с выходами блока.

1287)55

12871 55

0жр гистра тароса 1р

Оп регисп Ра,юскив запрвсоМ2

Фиг. g

Bsaod геиератооа цмпупьсо8 1

Дпитепьностб кооа М1

Игноп Ин

Оыхад Р мриегера 17

Состояли регистра одра доход опта памяти микропрограмм дюись Ю опт памяти 5

Составитель А.Афанасьев

Редактор Ю.Середа Техред J1.0ëåéíèê Корректор M.Ïoæî

Заказ 7718/52 Тираж 694 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород,ул.Проектная,4