Микропрограммное устройство управления

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при проектировании высокоэкономичных устройств управления. Цель изобретения - уменьшение объема оборудования . Устройство содержит блок памяти микрокоманд, регистр адреса, регистр микрокоманд, три коммутатора, три элемента И, три элемента ИЛИ, триггер пуска, мультиплексор логических условий и генератор тактовых импульсов. Введение двух коммутаторов , трех элементов И и трех элементов ИЛИ обеспечивает достижение цели. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГЮБЛИН

А1 (19) (И) m 4 С 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3931805/24-?4 (22) 16.07.85 (46) 07.01 87. Бюл. 9 1 (72) Г.Н.Тимонькин, В.А.Малахов, В.С.Харченко, Н.II.Благодарный и С,Н.Ткаченко ,(53) 681 ° 3(088.8) (56) Авторское свидетельство СССР

Ф 1007106, кл. G 06 F 9/22, 1980.

Авторское свидетельство СССР

Ф 1140121, кл. G 06 F 9/22, 1985. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при проектировании высокоэкономичных устройств управления. Цель изобретения — уменьшение объема оборудования. Устройство содержит блок памяти микрокоманд, регистр адреса, регистр микрокоманд, три коммутатора, три элемента И, три элемента ИЛИ, триггер пуска, мультиплексор логических условий и генератор тактовых импульсов. Введение двух коммутаторов, трех элементов И и трех элементов ИЛИ обеспечивает достижение цели.

12821

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании высокоэкономичных устройств управления. 5

Цель изобретения — уменьшение объема оборудования устройства.

На чертеже показана функциональная схема микропрограммного устройства управления.

Устройство содержит блок 1 памяти микрокоманд свыходом 1, старшихразрядов адреса, выходом 1 младших разрядов адреса, выходом 1,многофункциональных разрядов, выходом 14 кода QIIЕрационной части микрокоманд, выходом 1 признака микрокоманды ветвления, регистр 2 адреса, регистр 3 микрокоманд, триггер 4 пуска, генератор S тактовых импульсов, мультиплексор б логических условий, коммутаторы 7-9, элементы И 10-12, элементы ИЛИ 13-15, выход 16 признака конца операции устройства,выход 17признака концаработы устройства, выход 18 кода операции устройства, вход 1 9 логических условий устройства, вход 20 пуска устройства, выход 21 микроопераций устройства.

Сущность изобретения состоит в

М4 1- с 1-2 уменьшении объема оборудования блока памяти микрокоманд и микропрограммного устройства управления в целом путем размещения информации о проверяемых логических условиях в поле адреса микрокоманд и исключения иэ формата микрокоманд поля логических условий.

Суть дисциплины функционирования, реализуемой в предлагаемом устройст40 ве, состоит в следующем.

В известных аналогах формат микрокоманд определяется выражением

И;= <У, А, Х> где У» поле микроопераций

А — поле адреса следующей микрокоманды,"

Х - поле кода проверяемого логического условия.

Для предлагаемого устройства формат микрокоманд определяется выраже50 нием еслио(=1, Х,; =0, то

А; = .(А ;ЯА ЯА„,;,); если< = 1, Х; = 1, то

A, - (A„) („,.1(А„...); если о(, = О, то (" 3 (A ißAè ;.,) с соответствующих выходов блока памяти микрокоманд, — значения кодов

А А

МА1 СГ;- хранящиеся в регистре адреса при формировании (i-2)-й микрокоманды; номер логического условия, проверяемого после выполнения i-й микрокоманды.

Х

55

M = У, А,ос) где ь(. — метка, определяемая выражением

1 — если микрокоманда является микрокомандой ветвления, Π— в противном случае.

22 2

Представим поле А в следующем вице.

Añò Аср+ Амл где 4 — знак операции конкатенации.

В предлагаемом устройстве значение кода в поле А используется многофункционально: при о(, =1(A, ) = Х, при еС =О, (A«J= А,, где X — код. проверяемого логического условия, Ас — код средней части адреса следующей микрокоманды.

При этом адрес очередной микрокоманды, записываемой в регистр адреса, определяется следующим образом. где (А, ), (А„. J,(A„,. )- «оды А

Аст;, э Амл, снимаемые

Предлагаемое микропрограммное устройство управления работает в режимах реализации линейных мнкрокоманд (о(= О, Х;„ = ), реализации микрокоманды ветвления (oc = 1, Х;„= О), реализации микрокоманды ветвления (М=1, Х; =1).

В исходном положении регистры 2 и 3, триггер 4 находятся в нулевом состоянии (цепи установки схемы в исходное состояние не показаны), В разряде регистра 3, соответствующем микрооперации Конец команды устройства записана единица, и на выходе 16 присутствует высокий уровень сигнала, 1282

Код операции с входа 18 устройства через коммутаторы 7-9 поступает на информационные входы регистра 2.

Работа .устройства начинается с подачи сигнала "Пуск" на вход 20 устройства. При этом триггер 4 переходит в единичное состояние и включает генератор 5 тактовых импульсов. Сигнал 6, прбходит через элемент И 11, элементы NJIH 14 и 15 и поступает 10 на входы С, — С регистра 2 адреса.

При этом в регистр 2 адреса с информационных входов записывается адрес первой микрокоманды микропрограммы.

Далее работу устройства целесооб- 15 разно рассматривать по режимам.

Первый режим. После записи в регистр 2 адреса первой микрокоманды, ее код выбирается из блока 1 памяти и поступает на выходы 1 — 1 . По сиг- 20 налу о с выхода генератора 5 код операционной части микрокоманды поступает в регистр 3. С выхода регистра 3 код операционной части микрокоманды поступает на выход 21 устройства. Так как для первого режима о О, то адрес очередной микрокоманды формируется следующим образом. На информационные входы регистра 2 адреса через коммутаторы 7 — 9 30 поступают коды А, А и A„„ сост"» ветственно с выходов 1, — блока 1 памяти. Так как на управляющих входах С вЂ” С присутствуют единичные сигналы, то адрес А; очередной микро- 35 команды определяется выражением

Ac> i, + Аср;, Амь;, где + - знак конкатенации.

Второй режим. Устройство формиру- 40 ет микрокоманды ветвления (О = 1), и значение проверяемого логического условия равно единице (Х = 1). Формирование адреса очередной микрокоманды осуществляется следующим образом. Сигнал с выхода 1 блока 1 памяти через элемент ИЛИ 13 закрывает по управляющему входу элемент И 11, а сигнал с выхода мультиплексора 6 закрывает по управляющему входу эле- 50 мента И 10 и открывает элемент И 12.

При поступлении импульса 7, с генератора 5 управляющий сигнал появляется только на управляющем входе С .

При этом адрес очередной микрокоман- 55 ды в регистре 2 адреса А, определяется выражением

Аст, +Акр;, А .

122 4

Выдача операционной части микрокоманды на выход 2 1 устройства осуществляется аналогично описанному алгоритму.

Третий режим. Устройство формирует микрокоманду ветвления (сс = 1) и значение проверяемого логического условия равно нулю (X„ = 0) °

В этом режиме сигнал на выходе мультиплексора 6 отсутствует. При поступлении сигнала ь,с выхода генератора на управляющем входе С< появляется единичный сигнал. Адрес А; очередной микрокоманды при этом опредеЛяется выражением

Формирование и выдача на выход 21 операционной части микрокоманды осуществляется аналогично описанному алгоритму работы устройства.

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса, мультиплексор логических условий, триггер пуска, генератор тактовых импульсов, первый коммутатор, выход которого соединен со старшими разрядами информационного входа регистра адреса, выход которого соединен с адресным входом блока памяти микрокомаид, выходы поля старших разрядов адреса микрокоманды и поля операционной части микрокомауды которого соединены соответственно с первым информационным входом первого коммутатора и информационным входом регистра микрокоманд, выход микроопераций которого является выходом устройства, выходы признака конца работы и признака конца операции регистра микрокоманд соединены соответственно с входом установки в "0" триггера пуска и управляющим входом первого коммутатора, выход поля ло-. гических условий регистра микрокоманд соединен с управляющим входом мультиплексора логических условий, вход запуска устройства соединен с входом установки в "1" триггера пуска, прямой выход которого соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с входом записи регистра микрокоманд, о т л и ч а ю щ е е с я тем, 5 1282122 6 что, с целью сокращения объема обо- та ИЛИ, выход которого соединен с перрудования, оно содержит второй и тре- вым входом первого элемента И, вытий коммутаторы, с первого по тре- ход которого соединен с первыми вхотий элементы И, с первого но тре-,. дами второго и третьего элементов тий элементы ИЛИ, причем выход поля 5 ИЛИ и первым входом записи регистра мпадших разрядов адреса блока памя- адреса, второй выход генератора ти микрокоманд соединен с первым ин- тактовых импульсов соединен с перформационным входом второго комму- вым входом второго, вторым входом татора, выход которого соединен с первого и прямым входом третьего элемпадшими разрядами информационного 10 ментов И, выходы второго и третьего входа адреса регистра адреса, выход элементов И соединены с вторыми вхополя средних разрядов адреса блока дами третьего и второго элементов памяти микрокоманд соединен с первым ИЛИ соответственно, выходы которых входом второго коммутатора, выход ко- соединены соответственно с вторым торого соединен с остальными раз- 15 и третьим входами записи регистра рядами информационного входа регист- адреса, вход логических условий устра адреса, выход поля признака микро- ройства соединен с информационным команды ветвления блока памяти микро- входом мультиплексора логических ускоманд соединен со стробирукицим вхо- ловий, выход которого соединен с индом мультиплексора с инверсным вхо- 20 версным входом третьего и прямым входом первого элемента ИЛИ, выход при- дом второго элементов ИЛИ, входы лознака конца работы регистра микро- гических условий устройства поразкоманд соединен с управляющими вхо- рядно соединены с вторыми ннформадами второго и третьего коммутато- ционными входами первого, второго и ров и прямым входом первого элемен- 25 третьего коммутаторов соответственно.

12821 22

Составитель А.Афанасьев

Техред Л.Сердюкова Корректор Е.Сирохман

Редактор О.Бугир

Заказ 7267/47 Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4