Частотно-фазовый детектор

 

Изобретение относится к радиотехнике и может быть использовано в цифровых синтезаторах частоты. Цель изобретения - увеличение быстродействия при соотношении частот входных сигналов менее двух. Частотнофазовьй детектор содержит D-триггеры 1 и 3, 7 и 8, элементы И-НЕ 9, источники 10 и 14 TOKaj элементы II и 15 отвода тока и интегратор 12. Введение ждущих мультивибраторов 5 и 6 способствует достижению поставленной цели. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, .

К ASTOPCH0MV СВИДЕТЕЛЬСТВУ

; 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3897385/24-21 (22) 15.05.85 (46) 30.01.87. Бюл. У 4 (72) В.П.Микнюнас, И.А.Ульянычев, В.Л.Бурняцкая и P.Ï.Íàóåêàñ (53) 621.376.43(088.8) (56) Патент США Ф 4027262, кл. Н 03 К 5/22, 1977.

Авторское свидетельство СССР

N 995302, кл. Н 03 К 5/22, 1981.

„„SU„„1287251 А1 (5g 4 Н 03 D 13/00, Н 03 К 5/22 (54) ЧАСТОТНО-ФАЗОВЫЙ ДЕТЕКТОР (57) Изобретение относится к радиотехнике и может быть использовано в цифровых синтезаторах частоты. Цель изобретения — увеличение быстродействия при соотношении частот входных сигналов менее двух. Частотнофазовый детектор содержит D-триггеры 1 и 3, 7 и 8, элементы И-HE 9, источники 10 и 14 тока, элементы 11 и 15 отвода тока и интегратор 12.

Введение ждущих мультивибраторов 5 и 6 способствует достижению поставленной цели. 2 ил.!

287251

Изобретение относится к радиотехнике и может быть использовано в цепях с частотно-фазовой аинхрони— зацией, в частности в цифровых синтезаторах частоты. 5

Цель изобретения — увеличение быстродействия при соотношении частот входных сигналов менее двух.

На фиг.1 показана структурная . электрическая схема частотно-фазового детектора; на фиг.2 — временные диаграммы, поясняющие его работу.

Устройство содержит первый D-триггер 1, С-вход которого соединен с первой входной шйной 2, второй Dтриггер 3, С-вход которого соединен с второй входной шиной 4. Выходы первого и второго D-триггеров I и 3 соединены с входами первого 5 и второго 6 ждущих мультивибраторов, выходы которых соединены с С-входами третьего 7 и четвертого 8 D-триггеров. Кроме того, выходы первого и второго D-триггеров соединены с первым и вторым входами элемента

И-НЕ 9, а также с входами первого источника 10 тока и первого элемента 11 отвода тока, при этом выходы последних подключены к первому входу интегратора 12, выход которого соединен с выходной шиной 13. Выходы третьего и четвертого D-триггеров 7 и 8 соединены соответственно с входами второго источника 14 тока и

BToporo элемента 15 отвода тока. 35

D"âõîäû первого и второго D-триггеров 1 и 3 соединены с шиной "1", а

К-входы с выходом элемента И-НЕ 9.

Выходы первого и второго D-триггеров 1 и 3 также соединены соответственно с D-входами третьего и четвертого D-триггеров 7 и 8. Выходы второго источника 14 тока и второго элемента 15 отвода тока соединены с вторым входом интегратора 12, Частотно-фазовый детектор работает следующим образом.

Пусть сигналы, действующие на шинах 2 (фиг.2а) и 4 (фиг.2Á), имеют одинаковую частоту, но между ними имеется некоторый фазовый сдвиг, например сигнал на шине 2 опережает сигнал на шине,4 (фиг..2, зона I).

Тогда своим положительным перепадом (положительные перепады обозначены стрелками) входной сигнал, действую" щий на шине 2, зависывает "1" в первый D-триггер 1. Импульс с шины 4 своим положительным перепадом записывает "1" во второй D-триггер 3.

Две "1" на входах элемента И-НЕ 9 дают О" на его выходе, который устанавливает по R-входам первый и второй D-триггеры 1 и 2 в состояние

"О". Таким образом, на выходе.первого D-триггера 1 появляется импульс (фиг.2ь), длительность которого равна фазовой разности между сигналами на входах частотно-фазового детектора. Этот импульс своим положительным перепадом запускает первый ждущий мультивибратор 5, на выходе которого появляется отрицательный логический импульс длительностью а (фиг.2 ), поступаюший на С-вход третьего D-триггера 7 и своим положительным перепадом записывающий в триггер 7 (фиг.2a) "О", так как в то время на D-входе триггера 7 присутствовал "0". Короткий импульс (фиг.22) с выхода второго

D-триггера 3 запускает второй ждущий мультивибратор 6 (фиг.2e) на выходе которого появившийся отрицательный логический импульс положительным перепадом записывает "О" в четвертый

D-триггер 8 (фиг.2 ). "О", присутствующие на выходе 0-триггеров 7 и 8, поддерживают в выключенном состоянии второй источник 14 тока и второй элемент 15 отвода тока. Импульс с выхода первого 9-триггера 1 на время своей длительности включает первый источник 10 тока, выходной ток которого меняет выходное напряжение интег ратора 12, которое при работе устройства в замкнутом кольце системы ФАПЧ управляет частотой подстраиваемого генератора в сторону компенсации фазового рассогласования между входными сигналами устройства. Аналогично

1 работает устройство, когда сигнал на шине 4 опережает по фазе сигнал на шине 2. В этом случае на выходах

D-триггеров 7 и 8 также присутствуют "О", второй источник 14 тока и второй элемент 15 отвода тока находятся в выключенном состоянии, а имЭ пульс с длительностью разности фаз, присутствующий на выходе второго

D-триггера 3, включает первый элемент ll отвода тока, который отводит ток от интегратора !2, вследствие чего. выходное напря— жение интегратора меняет нап— равление.

1287251

Рассмотрим работу устройства, когда входные сигналы на шинах 2 и 4 имеют различные частоты, например частота сигнала на шине 2 в два или более раза превышает частоту сигнала 5 на шине 4 (фиг.2, зона II). Первый импульс, действующий на шине 2, записывает своим положительным перепадом »1» в первый D-триггер 1, а импульс, действующ и на шине 4, запи- !О сывает »1» во второй D-триггер 3, после чего оба триггера I и 3 переходят в нулевое состояние, формируя таким образом на выходе триггера 1 (фиг.25) положительный импульс с дли-15 длительностью, пропорциональной частотному рассогласованию входных сигналов. Этот импульс своим положительным перепадом запускает ждущий мультивибратор 5, на выходе которого появившийся отрицательный логический импульс своим положительным перепадом записывает в третий D-триггер 7 1, так как на время прихода по

С-входу переднего фронта на входе

D присутствовала »1». На выходе.четвертого D-триггера 8 присутствует логический »0», так как на время прихода переднего фронта импульса с выхода ждущего мультивибратора 6 на

D-входе D-триггера 8 присутствовал

»О»

»1» на выходе триггера 7 включает второй источник 14 тока, а импульс с выхода первого триггера 1 — - 35 первый источник 10 тока, что обеспечивает непрерывное изменение выходного напряжения интегратора 12, причем с любой скоростью, так как второй источник 14 тока должен обеспе- 40 чить необходимую скорость заряда конденсатора интегратора 12.

Устройство аналогично работает, xorqa частота сигнала на шине 4 в 4> два или более раза превышает частоту сигнала на шине 2 (фиг.2, зона III),, только сигналы частотного рассогла сования вырабатываются триггером 3, на выходе четвертого D-триггера 8 присутствует »1", второй элемент 15 отвода тока постоянно включен, а первый элемент ll отвода тока включается положительными перепадами импульсов с выхода второго Р-тРиггеРа

3. При соотношении частот входных сигналов менее двух, а также при равных частотах, но имеющемся некотором фазовом рассогласовании (фиг.2, зона IV) устройство работает так, как показано в зонах II, III (фиг.2).

При сравнении диаграмм зон II

III, IV u I видно, что непрерывное ускоряющее действие второго источника 14 тока и второго элемента 15 отвода тока продолжается до тех пор, пока разность фаз входных сигналов, определяющих длительность положительных импульсов на выходах первого и второго D-триггеров 1 и 3, не уменьшается до определенного значения, обусловливаемого длительностью импульсов ждущих мультивибраторов 5 и 6. Значение разности фаз, до которого продолжается непрерывное действие элемента 15 и источника 14, можно определить по формуле

Qql=+

4 где и = Т /2 ., Т вЂ” период опорного сигнала; — длительность импульса ждущего мультивибратора.

Из приведенной формулы следует, что уменьшая длительность c, можно увеличить время непрерывного действия элемента 15 и источника 14 и, следовательно, быстродействие частотно-фазового детектора. Теоретически уменьшение времени возможно до уровня времени задержки логических элементов, однако при этом выходное напряжение интегратора может принять вид затухающего колебания. Исходя из этого длительностью следует выбирать в пределах = (T /20 - Т /8).

Формула изобретения

Частотно-фазовый детектор, содержащий первый и второй D-триггеры, D-входы которых соединены с шиной логической единицы, С-входы соединены соответственно с первой и второй входными шинами, а выходы вЂ, соответ" ственно с первым и вторым входами элемента И-НЕ, выход которого соединен с R-входами первого .и второго

D-триггеров, кроме того, выход первого D-триггера соединен с D-входом третьего D-триггера и входом первого источника тока, Выход второго

D-триггера соединен с D-входом чет" вертого D-триггера и входом первого элемента отвода тока, при этом выходы третьего и четвертого D-триггеров соединены с входами соответственно

1287251

Составитель С.Будович

Редактор А.Лежнина Техред Ц. оданич

Корректор Н.Король

Подписное

Заказ 7725/57 Тираж 899

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 второго источника тока и второго элемента отвода тока, выходы первого источника тока и первого элемента отвода тока соединены с первым входом интегратора, а выходы— второго источника тока и второго элемента отвода тока - с вторым входом интегратора, выход которого соединен с выходной шиной, о т л ич а ю шийся тем, что, с целью увеличения быстродействия при соотношении частот входных сигналов менее двух, в него введены первый и второй ждущие мультивибраторы, входы которых соединены соответственно с выходами первого. и второго

D — триггеров, а выходы — соответственно с С вЂ” входами третьего и четвертого D — тригге— ров.