Устройство многоканального контроля

 

Изобретение относится к -измерительной технике и может быть использовано для многоточечного контроля параметров оборудования по сигналам частотных датчиков. Целью изобретения является повьшение надежности контроля. Устройство содержит-N частотных датчиков 1, генератор 2 опорной частоты, анализатор 8, коммутатор 9, триггер 15, Для достижения поставленной цели в устройство вве-. дены N кодирующих блоков 7, регистратор 4 количественной информации, регистратор 5 качественной информации , регистратор 6 адреса, счетчиS (Л с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (51) 4 G 01 R 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н А BTOPCHOIVIY СВИДЕТЕЛЬСТВУ (21) 3934551/24-21 (22) 22.07.85 (46) 23.02.87. Бюл. Ф 7 (72) М.Ф.Кандиров, M.Þ.Mèõååâ, Л.Н.Фирстов и A.Â.Âåðøèíèíà (53) 621.317(088.8) (56) Авторское свидетельство СССР

У 566193, кл. G 01 К 23/00, 1975. (54) УСТРОЙСТВО МНОГОКАНАЛЬНОГО

КОНТРОЛЯ (57) Изобретение относится к -измерительной технике и может быть использовано для многоточечного контроля параметров оборудования по сигналам частотных датчиков. Целью изобретения является повышение надежности контроля. Устройство содержит N частотных датчиков 1, генератор 2 опорной частоты, анализатор 8, коммутатор 9, триггер 15. Для достижения поставленной цели в устройство вве-. дены N кодирующих блоков 7, регистратор 4 количественной информации, регистратор 5 качественной информации, регистратор 6 адреса, счетчи1291892

45 ки 3 и 12, коммутатор 10, ключ 11, элемент ИЛИ-НЕ 13, элемент И 14, схемы 17 и 19 выделения переднего фронта, блок 18 управления, образованы новые функциональные связи. В

Изобретение относится к измерительной технике и может быть использовано для многоточечного контроля параметров оборудования по сигналам частотных датчиков.

Цель изобретения — повышение надежности контроля.

На фиг. 1 представлена структурная схема устройства многоканального контроля, на фиг. 2 — структурная схема блока управления.

Схема содержит частотные датчики

1, генератор 2 опорной частоты, первый счетчик 3, регистраторы количественной 4 и качественной 5 информации, регистратор 6 адреса, кодирующие блоки 7, анализаторы 8, первый 9 и второй 10 коммутаторы, ключ 11,второй счетчик 12, элемент ИЛИ-НЕ 13, элемент И 14, первый 15 и второй 16 триггеры, первую схему 17 выделения переднего фронта, блок 18 управления и вторую схему 19 выделения переднего фронта.

Блок l8 управления содержит делитель 20 частоты, схему 21 выделения переднего фронта, триггер 22, эле1 мент И 23, счетчик 24, дешифратор

25 числа разрядов, схему 26 выделения заднего фронта, триггер 27,элемент И 28, счетчик 29 и дешифратор

30 числа каналов.

Вход регистратора 6 адреса соединен с управляющими входами первого 9 и второго 10 коммутаторов.Пер— вые кодовые выходы .кодирующих блоков 7 подключены к кодовым входам анализаторов 8. Сигнальные входы кодирующих блоков 7 связаны с выходами частотных датчиков 1, вторые кодовые выходы кодирующих блоков 7 подключены к. сигнальным входам первого коммутатора 9. Управляющие выходы кодирующих блоков подключены к управляющим входам анализатора 8. устройстве обеспечен внеочередной контроль информации с датчиков, сигналы которых находятся в кри- тической зоне . 1 з.п. ф -лы, 2 ил.

Выходы анализаторов соединены с сигнальными входами второго коммутатора

10. Выходы первого и второго коммутаторов соединены с входами регистра5 торов количественной 4 и качественной 5 информации, управляющие входы первого 9 и второго 10 коммутаторов подключены к выходам ключа 11, входы которого соединены с выходами первого 3 и второго 12 счетчиков. Вход первого счетчика 3 через элемент

ИЛИ-НЕ 13 подключен к выходу второго счетчика.12, вход которого связан с выходом элемента И 14. Один

f5 из входов элемента И 14 связан с выходом первого триггера 15, первый вход которого подключен к выходу второго коммутатора 10, а второй вход — к второму входу второго триггера 16, выход которого подключен к управляющему входу ключа 11. Первый вход второго триггера 16 соединен через первую схему выделения перед25 него фронта 1? с входом первого счетчика 3. Выход генератора опорной частоты 2 подключен к входу блока

18 управления, первый выход которого соединен с первыми управляющими входами кодирующих блоков 7 и через вторую схему выДаления переднего фронта — с вторым входом второго триггера 16. Второй выход блока управления

I подключен к вторым управляющим входам кодирующих блоков 7 и управляющим входам регистраторов количественной 4 и качественной 5 информации и регистратора 6 адреса. Третий выход блока 18 управления связан с соответствующим входом элемента И 14.

Входом блока 18 управления является вход делителя 20 частоты,соединенный с соответствующими входами элементов И 23 и 28. Делитель 20 частоты, схема 21 выделения переднего фронта, триггер 22, элемент И 23, 3 1291892 счетчик 24 и дешифратор 25 включены последовательно. Выход дешифратора

25 соединен с установочными входами счетчика 24 и триггера 22, а также с входом схемы 26 выделения зад5. него фронта. Схема 26 выделения заднего фронта, триггер 27, элемент

И 28, счетчик 29 и дешифратор 30 включены последовательно. Выход дешифратора 30 соединен с установочными 10 входами счетчика 29 и триггера 27.

Инверсный выход триггера 22, выходы элементов И 23 и 28 являются соответственно первым, вторым и третьим выходами блока 18. 15

Предлагаемое устройство работает следующим образом.

Пока сигналы с выходов датчиков 1 . не достигают критической зоны, с вы- 20 ходов анализаторов 8 на первый вход триггера 15 через коммутатор 10 поступают сигналы логического нуля. При этом триггер не изменяет своего единичного состояния, ранее установлен- 25 ного сигналом с блока 18 управления через схему 19 выделения переднего фронта. Сигнал с выхода триггера 15 открывает схему И 14, обеспечивая заполнение счетчика 12 импульсами с З0 выхода блока 18 управления. Выходной код счетчика 12 поступает через ключ

11 на входы коммутатора 10, переключает его, осуществляя опрос анализаторов 8 каналов. При наличии на выхо- дах всех и анализаторов сигнала логического нуля на выходе коммутатора

10 отсутствует сигнал, изменяющий состояние триггера 15. В результате этого .элемент И 14 открыт и счетчик 40

12, просчитав до максимального значения, соответствующего числу каналов и автоматически устанавливается в начальное нулевое состояние. После установки счетчика 12 в начальное ну- 45 левое состояние на выходе элемента

ИЛИ-НЕ 13 появляется импульс, который через схему 17 выделения переднего фронта устанавливает триггер 16 в нулевое состояние. Выходной сигнал триггера 16 переключает ключ 11. В результате этого выход счетчика 3, увеличившего свой код под действием импульса с элемента ИЛИ-НЕ 13 на единицу, оказывается подключенным к управляющим входам коммутатора 9 и к информационным входам регистратора 6 адреса. Под действием сигналов с блока управления в регистратор 6 адреса записывается код, соответствующий номеру канала, в регисторатор количественной информации 4 — информация с выхода соответствующего кодирующего блока 7, а в регистратор 5 качественной информации — результат контроля этого канала соответствующим анализатором 8.

По окончании процесса регистрации сигналом с выхода блока 18 управления триггеры 15 и 16 через схему 19 устанавливаются в исходное единичное состояние. После этого вновь начинается аналогично описанному заполнение счетчика 12.

Таким образом, при отсутствии единичных сигналов с выходов анализаторов 8 процесс контроля протекает циклически.

Однако при наличии единичного сигнала на выходе какого-либо из анализаторов 8, свидетельствующего о вхождении значения контролируемого параметра в критическую зону, на выходе триггера 15 появляется сигнал, закрывающий элемент И 14, в результате чего заполнение счетчика 12 приостанавливается. Далее под действием сигнала с блока 18 управления осуществляется регистрация количественной и качественной информации, а также адреса канала, значение контролируемого параметра в котором вошло в критическую зону.

После этого триггеры 15 и 16 под действием сигнала с блока 18 управления возвращаются в исходное состояние и заполнение счетчика 12 продолжается.

Таким образом, надежность контроля предлагаемого устройства по сравнению с известным существенно повышена путем внеочередного контроля информации с датчиков, сигналы которых находятся в критической зоне.

Предлагаемое устройство по блокам работает следующим образом.

Блок 18 управления осуществляет управление отдельными узлами устройства. На его вход поступают импульсы с генератора 2. Посредством де тения частоты входных импульсов делителем 20 частоты формируется интервал времени, равный общему циклу контроля. По переднему фронту импульса с выхода делителя частоты схема выделения переднего фронта устанав1 ливает триггер 22 в единичное состоя

1291892 ние. При этом элемент И 23 открыва-

1 ется и начинается заполнение счетчика 24 до кода, определяемого дешифратором 25. Последний осуществляет сравнение выходного кода счетчика 24 с фиксированным кодом числа разрядов К информации, выводимой на регистратор 4 количественной информации.

Выходным сигналом с дешифратора

25 счетчик 24 и триггер 22 устанавливаются в исходное нулевое состояние. По заднему фронту сигнала с дешифратора 25 схема выделения заднего фронта устанавливает триггер 27 в единичное состояние.

При этом элемент И 28 открывается и начинается заполнение счетчика 29 импульсами с выходами генератора 2.

По достижении кода в счетчике 29 коду, соответствующему числу контролируемых параметров и, дешифратор

30 обнуляет счетчик 29 и триггер 27.

Сигналы с выходов элементов 23 и 28, а также с инверсного выхода триггера 22 используются для управления соответствующими блоками устройства.

Формула изобретения

1. Устройство многоканального контроля, содержащее N частотных датчиков, генератор опорной частоты, анализатор, коммутатор, триггер, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности контроля, в него введены И кодирующих блоков, N — 1 анализатор, регистр количественной информации, регистр качественной информации, регистр адреса, первый счетчик, второй счетчик, второй коммутатор,- ключ, элемент ИЛИНЕ элемент И, второй триггер, первая схема выделения переднего фронта, вторая схема выделения переднего фронта, блок управления, причем выходы частотных датчиков соединены с входами соответствующих кодирующих блоков, первые кодовые выходы которых подключены к кодовым входам анализаторов, а вторые кодовые выходы— к сигнальным входам первого коммутатора, управляющие выходы кодирующих блоков подключены к управляющим входам анализаторов, выходы анализаторов соединены с сигнальными входами второго коммутатора, выходы первого и второго коммутаторов соединены с входами регистров количественной и качественной информации соответствен1

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок. Управления содержит делитель частоты, схему выделения переднего фронта, первый триггер, второй триггер,пер40 вый элемент И, первый счетчик, первый дешифратор, второй дешифратор, второй элемент И, второй счетчик, схему выделения заднего фронта, причем вход, целителя частоты является вхоS5

30 но, упРавляющие входы регистра адреса, первого и второго коммутаторов подключены к выходу ключа, первый и второй входы которого соединены с выходами первого и второго счетчиков соответственно, вход второго счетчика через элемент ИЛИ-НЕ подключен к выходу первого счетчика, вход первого счетчика соединен с выходом элемента И, первый вход которого соединен с выходом первого триггера,первый вход которого подключен к выходу второго коммутатора, а второй вход— к второму входу второго триггера, выход которого подключен к управляющему входу ключа, первый вход второго триггера соединен через первую схему выделения переднего фронта с выходом элемента ИЛИ-НЕ, выход генератора опорной частоты подключен к входу блока управления, первый выход которого соединен с первыми управляющими входами кодирующих блоков и через вторую схему выделения переднего фронта — с вторым входом второго триггера,. второй выход блока управления подключен к вторым управляющим входам кодирующих блоков, управляющим входам регистра количественной информации, регистра качественной информации и регистра адреса, третий выход блока управления связан с вторым входом элемента И. дом блока управления, который соединен с первыми входами первого и второго элемента И, делитель частоты через схему вьщеления переднего фрон.та соединен с первым входом первого триггера, инверсный выход которого является первым выходом блока управления, а прямой выход — вторым входом первого элемента И, выход первого элемента И является вторым выходом блока управления и соединен с входом первого счетчика, кодовый выход первого счетчика соединен с кодовым входом первого дешифратора, выход которого соединен с установочным входом 1291892

Составитель В.Величкнн

Техред Л.Сердюкова Корректор М.Демчик

Редактор И.Дербак

) Заказ 227/43 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5,Производственно-полиграфическое предприятие, r.Ужгород, ул.Проектная, 4 первого счетчика, вторым входом первого триггера и через схему выделения,заднего фронта соединен с первым. входом второго триггера, выход которого соединен с вторым входом второго элемента И, выход второго элемента И является третьим выходом блока управления и соединен с входом второго счетчика, выход второго счетчика соединен с кодовым входом второго дешифратора, выход которого соединен с установочным входом второго счетчика и вторым входом второго счетчика.