Адаптивный восстанавливающий орган

 

Адаптивный восстанавливающий орган относится к автоматике и вычислительной технике. С целью повышения надежности в устройство, сосиз первого управляемого порогового элемента, информационные входы которого подключены к соответствующим ключам, а управляющие входы - к выходам блока управления порогом , введены коммутатор и второй управляемый пороговый элемент. В устройстве отключение отказавшего блока производится только в том случае , когда его ошибка в сумме с ошибками других блоков образует вектор критической ошибки с кратностью ошибки HS. единицу меньше, чем порог срабатывания первого порогового элемента . Таким образом, от порогового элемента не отключаются резервируемые блоки, отказ которых не приводит к образовании вектора критической ошибки . 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3832 1 97/24-24 (22) 28. 12,84 (46) 23.02.87, Бюл. У 7 (71) Ленинградский ордена Ленина политехнический институт им. М.И, Калинина (72) Ю.А. Курочкин (53) 621.396(088.8) (56) Авторское свидетельство СССР

Ф 908883, кл. G 06 F 11/00, 1980, Акцептованная заявка Японии

Ф 53-24266, кл. G 06 F 11/08, опублик. 1978

Доманицкий С.M. Построение надежных логических устройств, М,: Энергия, 1970, с.104 .

| (54) АДАПТИВНЫЙ ВОССТАНАВЛИВАЮЩИЙ ОРГАН (57) Адаптивный восстанавливающий орган относится к автоматике и вы(g) 4 Н 0 5 К I 0/ 00, G 06 Р 1 1 / 1 8 числительной технике ° С целью повышения надежности в устройство, состоя." ее из первого управляемого порогового элемента, информационные входи которого подключены к соответствующим ключам, а управляющие входы — к выходам блока управления порогом, введены коммутатор и второй управляемый пороговый элемент. В устройстве отключение отказавшего блока производится только в том случае, когда его ошибка в сумме с ошибками других блоков образует вектор критической ошибки с кратностью ошибки на. единицу меньше, чем порог срабатывания первого порогового элемента, Таким образом, от порогового элемента не отключаются резервируемые блоки, отказ которых не приводит к образованию вектора критической .ошибки. 4 ил.

1292216

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения на-, дежных цифровых устройств.

Цель изобретения — повышение на- 5 дежности устройства, На фиг.! приведена функциональная схема предлагаемого устройства; на фиг,2 — функциональная схема узла фиксации отказов; на фиг.3 — функциональная схема блока управления; на фиг,4 — временные диаграммы работы устройства.

Устройство (фиг.l) содержит ре- !5 .эервные блоки: (РБ) 1, (i = 1,n), группу элементов И 2, первый управляемый пороговый элемент (УПЭ)3, группу элементов 4 неравнозначности, коммутатор 5, второй УПЭ 6, узел 7 . 20 фиксации отказов, блок 8 управления,,РБ! имеют информационные выходы 9 и входы 10, а вход начальной установки

I! подключен к соответствующим входам блоков 1, 7 и 8, Информационные 25 входы первого УПЭ13 подключены к выходам 12 элементов И 2, а выход — к информационному выходу 13 устройства. Информационные входы коммутатора подключены к соответствующим выходам 30

14; (i = l,n) элементов неравнозначности, выходы 15; (i = l,п) — к соответствующим информационным входам узла фиксации отказов и второго управляемого порогового элемента, а управляющие входы — к соответствуюшим выходам 16; (i = l,n) узла 7, Входы приема первого 17 и второго 18 стробов блока управления подключены к соответствующим входам устройства, 40 вход приема сигнала критической ошибки — к выходу 19 второго УПЭ, выход

20 сигналов перестройки — к входу разре.гения записи узла 7, управляющие выходы 21 (j = l,m) — к управ- 45 ляющим входам первого и второго УПЭ, выход 22 синхросигнала и контрольный . выход 23 — к соответствующим выходам устройства, выход 24 строба приема— к входам строба приема входных сигналов PB.

Группы элементов И 2 и неравнозначности содержат по и элементов, .Коммутатор 5 содержит и двухвходовых элементов И, первые входы которых соединены с информационными, входами 14;, а вторые входы — с уп.равляющими входами !6;, Узел фиксации отказов (фиг,2) содержит группы элементов И 25, HF. 26 и триггеров 27 с динамическим управ- I лением. Число элементов НЕ 26 и И 25 равно (n-l), триггеров — n, число входов элемента И 25, подключенного к входу 15, равно двум, к входу 15;— (2 + (i-1), Блок управления (фиг.3) содержит элементы HF. 28 — 30, счетчик 31, элементы ИЛИ 32, И 33 и НЕ 34, триггер

35, элементы И 36, ИЛИ 37, И 38 и

ИЛИ-НЕ 39, регистр 40, дешифратор

41 и элемент И-НЕ 42.

Основной принцип построения устройства основан на критерии отключения отказавших устройств и состоит в следующем.

Особенностью дискретных устройств является наличие у них логической избыточности, Большинство отказов дискретных устройств проявляется лишь на части входных наборов, Поэтому в избыточном устройстве возможны состояния, в которых отказывают все РБ 1, но устройство сохраняет способность формировать правильный выходной сигнал, Предлагаемое устройство оценивает характер возникающих ошибок и принимает решение о необходимости отключения отказавшего

РБ. В известных устройствах отключение РБ производится на основе анализа рассогласования сигналов на выходах РБ и выходе резервированного устройства, В качестве критерия формирования сигнала отключения РБ принимается либо факт появления первой ошибки, либо частота появления ошибок на выходе РБ. В предлагаемом устройстве определяется критическая ошибка на входах первого УПЭ, 1

Критической ошибкой на входах первого УПЭ называется ошибка кратности (К-l), где К вЂ” порог срабатывания этого УПЭ. При этом число отказавших блоков может превышать порог К, но среди отказавших РБ должны быть блоки с такими отказами, которые проявляются совместно в виде искажения выходных сигналов на некоторых входных наборах, и таких блоков должно быть (К-1). Полагают, что поток отказов является ординарным и ошибка, вызванная любым отказом, буде т о 6 на р уже на до появления оче редного отказа. Когда ошибка достигает кратности критической, производится!

292216 отключение двух РБ, которые участвуют в образовании данной ошибки, а порог срабатывания обоих УПЗ уменьшается на единицу ° Так происходит каждый раз, когда появляется критическая ошибка, пока число подключенных к входам первого УПЭ РБ не достигает трех. В дальнейшем отключение

РБ блокируется. Отключение двух блоков переводит критическую ошибку !0 кратности К-1 в докритическую кратности К-3 но при этом устанавливается новое значение порога критической ошибки К = К-1. Следовательно, после перестроения на входах УПЭ при- !5 сутствует докритическая ошибка кратности К-2, Пример. Пусть первый УПЭ реализует мажоритарную функцию 4 из 7, а второй — 3 из 7. К некоторому мо- 20 менту времени отказывают РБ с номерами 1, 2, 3, 4 и 5, причем в момент три отказа (блоков 3 — 5) проявляются в виде ошибочных сигналов совместно. В этом случае блоки 3 и 4 отключаются, а первый и второй УПЭ перестраиваются на функции 3 из 5 и

2 из 5, Если отказавшие блоки 1, 2 и

5 не дают двухкратной ошибки ни на одном из входных наборов, то работа устройства продолжается, Затем происходят отказы в блоках 6 и 7 и в моI мент t проявляется два отказа (блоков 1 и 7), Данные блоки отключаются, а первый и второй УПЭ перест- 35 раиваются на функции 2 из 3 и 1 из

3. На выходе 23 формируется единичный сигнал, сообщающий, что устройство переведено в режим трехкратного мажоритарного резервирования, 40

Таким образом, отключение отказавшего блока производится не по факту появления в нем отказа, а на основе характера появления его ошибок совместно с ошибками других от- 45 каэавших блоков. Если блок ошибается лишь на некоторой части входных наборов, на которой большинство отказавших блоков работают правильно, то блок не отключается от восстанав- 50 ливающего органа, Устройство работает следующим образом.

В начальный момент времени сигналом начальной установки производится начальная установка элементов памяти РБ 1, узла 7 фиксации отказов и блока 8 управления. Сигналами с управляющих выходов 21 блока управления задается порог срабатывания УПЭ, Значение порога УПЭ определяется вектором сигнала на линиях 21 управ- . ления. При этом порог срабатывания второго УПЭ 6 задается на единицу меньше, чем порог первого УПЗ 3.

При отсутствии критической ошибки на входах второго УПЭ 6 блок 8 управления пропускает первые стробы

С 1 на выход 24 разрешения приема, разрешая прием очередных значений входных сигналов РБ, По стробу С 2 на входе 18 блок 8 управления формирует синхросигнал на выходе 22, сопровождающий информационный сигнал на выходе 13, В дальнейшем в РБ 1 возникают отказы, которые не вызывают никаких переключений до тех пор, пока не возникает критическая ошибка на выходах

РБ 1, превышающая порог второго УГЭ

6. Ошибки выявляются элементами 4 нервнозначности, При наличии критической ошибки второй УПЭ 6 формирует единичный сигнал на входе 19 блока управления 8, по которому блокируется синхросигнал на выходе 22 и не пропускается очередной строб Cl на выход 24, Блок 8 вырабатывает два импульса на выходе 20, которые поступают на вход разрешения записи узла 7, Узел 7 (фиг ° 2) построен таким образом, что только на входе его триг" гера присутствует единичный сигнал.

Условия наличия этого сигнала следующие: на соответствующем входе 15; имеется единичный сигнал, на всех, предыдуших входах 15; (j = 1, i-1) сигналы равны нулю либо по этим выходам уже зафиксированы отказы. Первый импульс, поступающий по связи 20 от блока 8, разрешает фиксацию отказа первого из РБ, для которого выполняются перечисленные условия, При этом с инверсного выхода 16 перекФ лючившегося триггера снимается единичный сигнал, в результате блокируются соответстувующие элементы И 2 и элемент И коммутатора 5, Блокировка элемента И 2 отключает отказавший

РБ от первого УПЭ 3, а блокировка элемента И снимает блокировку с очередного элемента И 25 узла 7, на входе 15 которого установлен единичный сигнал. В результате вторым импульсом по связи 20 отключается и второй отказавший РБ ° Одновременно блок уп 29221 равления 8 производит изменение управляющего хода на шине 21, уменьшая его на единицу, Далее блок 8 формирует синхросигнал на выходе 22, выдавая информацию на выход устрой- 5 ства, и снова начинает вырабатывать стробы приема на выходе 24. Описанный процесс продолжается до тех пор, пока число РБ, подключенных к первому УПЭ 3, не сокращается до трех, 10

Дальнейшие отключения блокируются, а на выходе 23 формируется сигнал перехода в режим трехкратного мажоритарного резервирования, Блок управления работает следующим образом, На фиг.4а показана диаграмма формирования сигналов при сигнале "0" на входе 19. По сигналу начальной установки на входе 11 счетчик 31 и 20 триггер 35 устанавливаются в "0", а в регистр 40 заносится код 10. Единичным сигналом с инверсного выхода триггера 35 разрешается прохождение. стробов Cl через элемент И 38, На входе 19 присутствуют нулевой сигнал, который блокирует работу элемента И Зб, запрещая сдвиг информации в регистре 40 и поступление сигналов перестройки на выход 20, 30

Строб Cl проходит элемент И 38 и поступает на выход 24, управляя приемом информации на РБ. Снятие строба Cl разрешает прохождение строба С2 через элемент И 33, Если 35 критической ошибки нет, то.элемент

HE 34 формирует сигнал "1 ", разрешая выдачу через элемент И-НЕ 42 синхросигнала на выход 22, Затем цикл работы повторяется ° 40

6 6 нал регистра 40 блокирует элемент

ИЛИ-HE 39, неразрешая переключение в нулевое состояние триггера 35. Снятие сигнала на входе 19 не приводит к .разблокированию элемента И-НЕ 42, который теперь блокирован нулевым сигналом с инверсного выхода триггера 35. Второй положительный импульс на входе 18 вызывает сдвиг числа в регистре 40, что вызывает положительный перепад сигнала на входе (+1) счетчика 31 который увеличивает свое состояние на единицу и изменяет управляющий код на выходах 21, Формируется второй импульс на выходе 20, Сдвиг числа в регистре 40 вызывает блокировку элемента И 36 и снятие блокировки элемента ИЛИ-НЕ 39 по первому входу. Если по входу 17 элемент ИЛИ-НЕ 39 разблокирован, то очередным спадом импульса на входе

18 триггер 35 устанавливается в нулевое состояние, разрешая выдачу стробов на выходе 24. При этом разблокировка элемента И 38 происходит только при отсутствии единичного сигнала на входе 17, чем обеспечивается защита от выдачи неполного импульса на выходе 24. Цикл отработки критической ошибки заканчивается, Когда резерв исчерпан, счетчик 31 переходит в состояние, которое выявляется дешифратором 41. Последний выдает контрольный сигнал на выход

23, а новое состояние счетчика 31 переводит второй УПЭ на выдачу только нулевого сигнала на выходе 19.

Цикл повторяется, Формула изобретения

На диаграмме 4б показана работа устройства при появлении сигнала "1" на входе 19. В этом случае к моменту появления импульса на выходе элемента И 33 элемент И-НЕ 42 блокирован, а элемент И 36 разблокирован, Сигнал с выхода элемента И 33 проходит на выход 20, через элемент

ИЛИ 37 вызывает сдвиг числа в регистре 40 и по своему спаду переключает в "1" триггер 35, блокируя прохождение очередного строба Cl через элемент И 38. Сигнал с выхода 20 вызывает отключение одного отказавшего РБ, поэтому единичный сигнал на входе 19 снимается, но элемент И ЗД остается разблокированным сигналом с выхода Q регистра 40, Этот же сигАдаптивный восстанавливающий орган, содержащий 1первый управляемый пороговый элемент, информационные

45 входы которого подключены к соответствующим выходам группы элементов И и первым входам соответствующих элементов неравнозначности, управляющие входы — к управляющим выходам блока

50 управления, выход соединен с инфор.мационным выходом устройства и вторыми входами элементов неравнозначности, вход разрешения записи узла фиксации отказов подключен к выходу

55 сигналов перестройки блока управле1 ния, а выходы — к псрвым входам группы элементов И, вторые входы которых соединены с выходами резервных блоков, входы приема сигнала начальной

1292216 установки узла фиксации отказов и блока управления и вход приема второго строба блока управления соединен с соответствующими входами устройства, отличающийся тем, что, с целью повышения надежности, в него введены коммутатор и второй управляемый пороговый элемент, причем информационные входы коммутатора подсоединены к соответствующим выходам групп элементов неравнозначности, управляющие входы— к соответствующим выходам узла фиксации отказов, а выходы — к соответствующим информационным входам узла фиксации отказов и второго управляемого порогового элемента, управляющие входы которого соединены с управляющими выходами блока управления, а выход — с входом приема сигнала критической ошибки блока управления, вход приема первого строба блока управления подключен к соответстующему

10 входу устройства, выход строба приема — к соответствующим входам резервных блоков, а выход синхросигнала — к соответствующему выходу устройства.

3 932)6

21>

2)2 от

ФАЗ

1292216

17

2Ф

Я

Л

40(0,)

22

19

32

28

211

Фиг.Ф

Составитель В. Максимов

Редактор И. Дербак Техред А.Кравчу, Корректор А. Зимокосов

Заказ 290/60 Тираж 802 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4