Устройство для контроля и коммутации резервных блоков

 

Изобретение относится к области вычислительной техники и автоматики и может быть использовано для построения надежных цифровых устройств. Целью изобретения является повышение надежности и упрощение устройства. Устройство для контроля и коммутации резервных блоков содержит основной I и резервные 2 блоки, контрольные разряды 3, блоки 4;,, , контроля, узел

СОЮЗ СОЕЕТСНИХ

СОЦИДЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3826646/24-24 (22) 19.12.84 (46) 23.08.86.Бюл. Ф 31 (72) 10.А.Курочкин, Е.Г.Лещенко и А.С.Смирнов (53) 621.503.55(088.8) (56) Авторское свидетельство СССР

Р 546887, кл. G 06 F 11/00, Н 05 К 10/00, 1976.

Авторское свидетельство СССР

II 9999 11662288, кл. Н 05 К 10/00, С 06 F 11/18, 1981. (SI)4G06F 11 10 Н К1 0 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И КОММУТАЦИИ РЕЗЕРВНЫХ БЛОКОВ (57) Изобретение относится к области вычислительной техники и автоматики и может быть использовано для построения надежных цифровых устройств.

Целью изобретения является повьппение надежности и упрощение устройства.

Устройство для контроля и коммутации резервных блоков содержит основной

1 и резервные 2 блоки, контрольные разряды 3, блоки 4;„, контроля, узел

1252782

F.<«E«»poIEFI 6, элемент И. П1 5, блок упранлеEIHFI 7, E(oEITp(«. (ьные входы которого г(одкл«(чены через узел контроля

6 и элемент 11Л11 5 соответственно к

HEIdEopM31(EI(«EEFIElM и контрольным ныхс дам блоков контроля 4,„ . Устройство при ординарном потоке отказов обеспечивает исправление любых (n-1)-кратных ошибок по кажд(«му выхо((у при п-кратИ «обретение относится к вычислительной технике и автоматике и моE1(pT быть использовано для построения надежных цифровых устройств.

1(ель изобретения — повышение надежности и упрощение устройства.

Па фиг.l приведена функциональная схема устройсгна; на фиг.2 — функциональная схема блока контроля; на фиг.3 — функциональная схема блока управления; на фиг.4 и 5 — временные диаграммы работы блока управления.

Устройство (фиг.1) содержит основной блок 1, резервные блоки 2, 15

KoHтрол1,пые разряды 3, блоки 4 (1.=1, k+1) x<«EI» poля, первый элемент ИЛИ 5, узел 6 контроля íà (k+1) вход, блок

7 уг«равления . Устройство имеет инфор. мационный вход 8, вход 9 начальной 20 у(.тановки, EIEI(liopMa((FIoHFIb!e выходы 10 (i=1, 1<+1), контрольные входы 11 и

I 2, к(нтрольные выходь(13, выход 14 форми рова TPJ«FI, управляю«цие выходы 15 и 16, F«E,IE(<«I! 17 си(палов синхрониэа- 25 ции, выхоль(18 контрольных разрядов и F«blxo, «ы 19 сигналон отказа.

Узел 6 контроля представляет собой сумматор по модулю два íà (k+1) вход. Кон»рольные разряды представляют собn«1 nl«TOMa»»,«, реализующие функцию f =f, + f +...+ Г„, где

t;(i=1, k) — выходные функции основного и рР «Pðl«llûõ б юков.

Блок 4, контроля (фиг.2) содержит первый 20 и второй 21 счетчики, первь«й 22 и второй 23 элементы сонпа;Ip F! E! FI пер 1«ый 24 и второй 25 коммутаторы, элгмент 26 неранноэначности.

1 IOE(4 F

IIbiP входы 18, вход 9 начальной уста1l «вки, IIppI«bEE«15 и 1«т<«рой 16 упранНоМ речерниронании. Кроме того, устройстно позволяет увеличить число каEi;i «он резервирования до 16. При этом число исправляемых ошибок составляет п-l, а среднее время разработки на . тказ по сравнению с,известными. устройствами увеличивается в

1,7 — 1,8 раза . 2 з. п. ф-лы, 5 ил. ляющие входь«, информационный 10 и контрольнь(й 13 выходы.

Число информационных входов 18 равно и, где п — кратность резервирования, число управляющих входов коммутаторов 24 и 25 равно q, где аразрядность счетчиков 20 и 21.

Блок управления (БУ) содержит (фиг.3) содержит элемент ИЛИ 27,элемент НЕ 28, элементы И 29 и 30, элемент И-НЕ 31, элементы НЕ 32 и 33, элемент И 34, генератор 35 тактовых импульсов, триггер 36, элемент И вЂ” 11Е

37, элемент И 38, элементы НЕ 39 и

40, элемент И 41, элемент 42 задержки.

Основная идея работы устройства основана на учете ординарности потока отказов, что позволяет существенно повысить характеристики надежности. Данная идея заложена в основу работъ1 известного устройства, но она испоЛьзуется только при анализе отказов внутри одной группы выходов резервируемых устройств. В предлагаемом устройстве учитъ(вается ординарность потока отказов, образонанного потоками отказов различных групп выходов резервируемых устройств. При этом полагается, что любой отказ будет обнаружен до появления следующего отказа в потоке отказов. При пкратном резервиронании устройство обеспечивает исправление (п-1)-кратных ошибок по каждому выходу, когда н известном устройстве обеспечивается испранление только (n-1)/2)+1 ошибок.

Устройство работает следующим образом.

Сигналом начальной установки производится установка элементов памяти

1 2 < 2 i H. блоков контро:<я и блока управления.

При этом к инф1рмационному ныходу подключаются выходы о с но вн о го бло к a .

По положительному перепаду нулевого сигнала начальной установки запускается генератор тактовых импульсов блока 7, он выдает первый строб Сl на прием информации блоками 1 и 2 и разрядом 3. Через интервал, достаточный для зав<. ðøåíèÿ переходных про- 1о цессов, блок управления анализирует состояние контрольных входов ll и 12.

Если сигналы ошибки отсутствуют, то на выходе 17 формируется сигнал синхронизации, разрешающий прием инфор- 15 мации внешним у .тройством.

В случае и явления отка а, который вызывает сигналы ошибки на контрольных входах блока 7, последний формирует контрольнь<е сигналы на 20 управляющих выходах 1 5 и 16 . Управляющие сигналы вызывают переключение коммутатора соответствующего блока контроля . Если переключение снимает сигналы ошибки, то формируется сигнал синхронизации выдачи информации. Когда первое переключение не дало желаемого результата, то производится блокировка выдачи первого строб; и последовательно выдаются 30 управляющие сигналы БУ. Под воздействием этих сигналов блоки 4 контроля переKJlYl<аются до тех пор, пока ьигнал on:

Блок 4 контроля работает следую- 40 щим образом. По сигналу начальной установки счетчик 20 устанавливается в состояние нуля, а счетчик 21 в состояние и (путем параллельной записи в счетчики соответствующих констант).4

В результате к информационному выходу блока 4; контроля подключается выход основного блока, а к входам элемента неравнозначности — выход основного и последнего по нумерации резервного блока.

При отсутствии отказов на контрольном выходе 13 формируется нулевой сигнал, который также блокирует элементы 22 и 23 совпадения. 55

Управляющие сигналы, формируемые блоком 7 управления по отказам групп выходов, подключенных к другим блок;< не нронусьан тся элементами 22 совпадения. При появлении ошибки, нь<з ванной отказом в блоке формир<<,< .ния одного из сигналов, подключенных к контрольному выходу, элем<нты 23 и 24 разблокирун тся. Пусть о-,êàl ь< нзоь . н основном блоке.

Тогд» блок 7 управления формирует единичный сигнал на выходе 15, по которому содержимое счетчика 20 увеличивается на единицу. В результате к выходу подключается первый резервный блок. Если оно исправно, то сигнал ошибки на выходе 13 cíèìàåòñÿ и цикл обработки входных сигналов заканчивается. В противном случае новым единичным сигналом по входу 15 содержимое счетчика 20 увеличивается на единицу. Так продолжается до тех пор, пока не будет найдено работоспособное состояние системы.

Аналогично, при отказе резервного блока 7IO сигналам блока 7 управления производится переключение счетчика

21 путем вычитания иэ него единицы.

Переключения счетчиков 20 и 21 продолжаются,цо установки одинаковых значений на них, в этом случае на элемент 26 неравнозначности подаются через коммутаторь< 24 и 25 сигналы с одного и того же блока. Поэтому отказ этого блока не вызывает появления контрольного сигнала на выходе

13 блока и дальнейшие переключения счьтчиков блокируются.

Рассмотрим работу блока 7 управления. В исходном состоянии сигналом начальной установки триггер 36 устанавливается в состояние 1, в результате разблокируется элемент

И 34 и разрешается выдача стробов Cl на выход 14 блока управления . Элемент И 38 блокирован нулевнм сигналом с инверсного выхода триггера 36.

На фиг.4 показано распределение фронтов и периодов следования импульсов

С! и С2. Длительность импульсов Сl выбирается достаточной дпя завершения переходных процессов в блоках

1 — 3 и элементах формирования контрольных сигналов, длительность строба С2 — достаточной для переключения коммутаторов и выработки контрольных сигналов. Интервал <,„т вь<бирается достаточным для формирования сигнала синхронизации.

При нормальной работе устройства блок 7 управления формирует на я <хо125 i82 д» 14 < троб С l . Если сигналы 11 и 12 равны нулю при установке Сl н нуль, та на выходе 17 си<нала cHHxpoHHçàции формируется сигнал низкого урания (фиг.5 ).

Пусть произошел отказ н одном из блоков (фиг.5 ), подключенных к информационному выходу устройства. Тогда по спаду строба С1 триггер 36 устанавливается н нулевое састоя<п<е, н результате блокируется элемент И

34 и разблокируется элемент И 38.

Строб С2 проходит через элементы И

38 и 29 и поступает на выход 15, тем самь<м формируется сигнал на первом контрольном выходе. Если переключение резервных блоков сняло ошибки на нь<хаде устройства, то сигнал на выходе элемента ИЛИ 27 устанавливается в нуль, поэтому по спаду строба С2 при нулевом значении сигнала Сl> триггер 36 устанавливается н "1".

На выходе !7 формируется сигнал синхрониэации

На фиг.5 представлена временная диаграмма работы устройства, когда для нахождения работоспособного состояния потребовалось сформировать несколько сигналов 15. В этом случае после формирования нервого сигнала

15 сигналы на контрольных входах не устанавливаются н состояние нуль, триггер 36 удержинается в состоянии нуль.

Строб Cl на выходе 14 остается эаблокиронанным, а на выходе 15 формируется последовательность импульсов упранлякщих сигналов до тех пор, пока не установятся требуемые значения контрольных сигналов, Далее блок работатет, как B «писании к диаграмме 5h.

К инверсному выходу триггера 36 подключен элемент 42 задержки. Длительность задержки ныбирается большей, чем длительность максимального нремени переключения коммутатора дпя нахождении исправного устройства.

Если за заданно» время работоспособное устройство не будет найдено, то формируется си<пал отказа на выходе

19.

Определим «f которые характеристи— ки надежности рабаты устройства контроля и каммут ации резервных блоков и сравним их г с«ответствующими характ< р:<стиками известного устройства и б<1э< нс<о < < 7,eêòà. Требованиям, предъявляемым к базовому объекту, н,1ибоп»е удовлетворяет троирананная мажоритарная структура (ТМС).

Наиболее важной характеристикой

+(k+!) с р(1-р) (р + С (1-р)1 ) )

В данном устройстве соответствующая вероятность равна:

P,. = (р + С р (1-р)+С р(1-р) j

Для Т! !С имеем

P = (Зр — 2р )

Оценим среднее время безотказной ра боты Т; для каждого устройства

Т, = P!< (t)dt.

Вычислим значения Т! в предположении, что k+1=17 (16 информационнь<х и контрольный разряд) р= <1p(- t), где

Ъ = 10 1/ч. Вычисление интегралов производится методом трапеций.

Значения Т1 Ппя известного, предлагаемого устройства и базового объекта соответственно равны: Т вЂ” 546 ч, Т > =959 ч, Т> =529 ч.

Таким образом, для данного примера предлагаемое устройство позволяет увеличить среднее время разработки на отказ по сравнению с извест ными устройствами в 1,7-1,8 раза.

20

30

I Устройстно для контроля и коммутации резервных блоков, содержащее основной и резервные блоки, информационные выходы которых подключенъ1 соответственно к первым информационным входам соответствующих блоков контроля, вторые входы которых соединены с выходами контрольного разряда, вход начальной установки блоков контроля основного и резервного блоков и контрольных разрядов подключен к первому входу устройства для контроля и резервных блокон, а также узел контроля, входы которого соединены с первыми выходами блоков кон50

55 троля, о тл и ч а юще е с я тем, что, с целью упрощения и повьппения

40 Ф о р м у л а и з о б р е т е н и я

1252782

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок контроля содержит последовательно соединенные первьгй элемент совпадения, первый счетчик импульсов и первый коммутатор, выход которого подключен к первому входу элемента неравнозначности, а также последовательно соединенные второй элемент совпадения, второй счетчик импульсов и второй коммутатор, выход которого соединен с вторым входом элемента неравнозначности, соединенного выходом с первыми входами первого и второго элементов совпадения и с кочтрольным вы 35 ходом блока контроля, первый выход которого соединен с выходом первого коммутатора, второй вход которого подключен к второму входу второго коммутатора и с входом блока конт- 40 роля, вход которого соединен с вторыми входами первого и второго счетчиков импульсов, а входы — с вторыми входами соответственно первого и второго элементов совпадения. 45

3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок уп25

30 надежности работы устоойства, в него введены первый элемент ИЛИ, контрольные входы которого соединены с контрольггыми выходами блоков контроля, и блок управления, причем выход первого элемента ИЛИ соединен с первым входом блока управления, второй вход которого соединен с выходом блока контроля, вход начальной устанонки подключен к первому входу уст- 10 ройства, первый выход блока управления соединен со стробирующими входами основного, резервных блоков и контрольного разряда, а первый и второй управляющие выходы — с соответ- 15 ствующими входами блоков контроля, выходы синхронизации и контроля подключены к соответствующим выходам устройства. рав tt ния содержит гс нератор тактовых импульс ов, элемент задержки, триггер, пять элементов И, три элемента И-HF., второй элемент ИЛИ и четыре элемента HF., причем первый выход генератора тактовых импульсов через первый элемент И соединен с первымп входами второго и третьего элементов И, с первым входом первого элемента И-HF., а также с входом первого элемента

НЕ, выход которого подключен к первому входу второго элемента И-НЕ, второй вход которого подключен к второму входу первого элемента И-НЕ, к первому входу третьего элемента И-HF и чсрез второй элемент НЕ к второму выходу генератора тактбвых импульсов и к первому входу четвертого элемен— та И, соединенного вторым входом с прямым выходом триггера, а выходом с выходом блока управления, инверс-ный выход триггера подклкчен к второму входу первого элемента И и через элемент задержки к первому входу пятого элемента И, второй вход которого соединен с выходом второго элемента И 111, с вторым входом третьего элемента 11-НЕ, а через третий элемент НЕ г D-входом триггера и с третьим вход м второго элемента И-HF., выход которого соединен с выходом блока управления, выход первого элемента И-HI . соединен с С- ходом триггера, выход третьего элемента И-HE с R — IIõîäîì триггера, S — IIõîä которого подключен к входу начальной установки блока управления и к входу начальной установки генератора тактовых импульсов, второй вход второго элемента

И соединен с первым входом второго элемента ИЛИ и через четвертый элемент

НГ с вторым входом третьего элемента

И, выход которого соединен с выходом блока управления, выход которого подключен к выходу второго элемента И, второй вход второго элемента ИЛИ соединен с входом блока управления.

1252782 жа2

Фма Л

С2 гр

Ср !

7 риг 5

Составитель И.1!!вец

Техред В.Кадар Корректор М.Пожо

Редактор В.Петраш

Заказ 4621/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4