Цифровой регулятор

 

Изобретение относится к статическим системам автоматического регулирования и может быть использовано для регулирования одного параметра или соотношения двух параметров технологического процесса. Цель изобретения - повышение точности и упрошение цифрового регулятора. Цифровой регулятор содержит блок 1 команд, первый 2 и второй 3 счетчики, первый 4 и второй 5 элементы И-НЕ, первый 6 и второй 7 RS- триггеры, третий счетчик 8, третий RS-триггер 9, первый элемент ИЛИ 10, аналогоцифровой преобразователь 11, задатчик 12, второй элемент ИЛИ 13, триггер знака 14, цифровой вычислительный блок 15, первый 16 и второй 17 элементы И. Цель изобретения достигается за счет введения элементов и блоков 2-10, 13, 15-17. 3 ил. Па/зс л. вшоа фиг. 1

СОЮЗ СОВЕТСКИХ

СОаМЛИСТИЧЕСНИХ

РЕСПУБЛИН

ÄÄSUÄÄ 1293695 А1 511 4 G 05 В 11/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

И АBTOPCHOMY СВИДЕТЕЛЬСТВУ

Фиг. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3844457/24-24 (22) 04.02.85 (46) 28.02.87. Бюл. № 8 (72) Ф. Н. Окунев и И. А. Селянская (53) 62-50 (088.8) (56) Круг Е. К., Дилигенский С. Н. Принципы построения одноканальных цифровых регуляторов. М.: Советское радио, 1969 (54) ЦИФРОВОЙ РЕГУЛЯТОР (57) Изобретение относится к статическим системам автоматического регулирования и может быть использовано для регулирования одного параметра или соотношения двух параметров технологического процесса. Цель изобретения — повышение точности и упрощение цифрового регулятора. Цифровой регулятор содержит блок 1 команд, первый 2 и второй 3 счетчики, первый 4 и второй 5 элементы И вЂ” НЕ, первый 6 и второй 7 RSтриггеры, третий счетчик 8, третий RS-триггер 9, первый элемент ИЛИ 10, аналогоцифровой преобразователь 11, задатчик 12, второй элемент ИЛИ 13, триггер знака 14, цифровой вычислительный блок 15, первый

16 и второй 17 элементы И. Цель изобрете— ния достигается за счет введения элементов и блоков 2 в 10, 13, 15 — 17. 3 ил.!

293695

1

Изобретение относится к статическим системам автоматического регулирования и может быть использовано для регулирования одного параметра или соотношения двух параметров технологического процесса.

Цель изобретения является упрощение и повышение точности цифрового регулятора.

На фиг. 1 представлена функциональная схема предлагаемого регулятора; на фиг. 2— временные диаграммы работы цифрового регулятора; на фиг. 3 — пример реализации и временные диаграммы работы блока команд.

Устройство содержит блок 1 команд, первый 2 и второй 3 счетчики, первый 4 и второй 5 элементы И вЂ” HE, первый 6 и второй 7 RS-триггеры, третий счетчик 8, третий RS-триггер 9, первый элемент ИЛИ 10, аналого-цифровой преобразователь 11, задатчик 12, второй элемент ИЛИ 13, триггер 14 знака, цифровой вычислительный блок

15, первый 16 и второй 17 элементы И.

Цифровой регулятор работает в системе регулирования с обратной связью пс принципу комбинированного регулирования, т.е. осуществляет управление ио рассогласованию и по заданию.

Цифровой регулятор работает следующим образом, Измеренное значение (Х) регулируемой величины преобразуется с помощью аналого-цифрового преобразователя 11 в двоично-десятичный код. Заданное значение (Z) регулируемой величины формируется на выхо. дах задатчика 12 также в двоично-десятичном коде.

На выходе блока 1 команд формируются импульсы цикла (фиг. 2а и Зб), в интервалах между которыми на выходе цифрового регулятора действует широтно-импульсный сигнал регулируюгцего воздействия (у), а в течение самих импульсов цикла происходит формирование сигнала рассогласования S (ошибка S) между заданием и действительным значением регулируемой величины Х.

Сигнал ошибки S образуется как сигнал разности S = Z — Х в соответствии с временными диаграммами, приведенными «а фиг. 2, следующим образом.

По заднему фронту импульсов цикла в первый счетчик 2 с выхода аналого-цифрового преобразователя 11 записывается в коде 8421 значение Х, во второй счетчик 2 с выходов задатчика 12 в коде 8421 значение Z (фиг. 2 б и в), RS-триггеры 6 и 7 устанавливаются в единицу (фиг. 2 г и д).

Г1о переднему фронту импульсов цикла числа, записанные.в счетчиках 2 и 3, начинают считываться до нуля высокочастотными импульсами, поступающими на счетные входы счетчиков 2 и 3 с выхода блока 1 команд. Импульсы переноса счетчиков 2 и 3 опрокидывают RS-триггеры 6 и 7, причем

2S

50 при наличии ошибки RS-триггеры 6 7 опрокидываются в разные моменты времени

{фиг. 2 г и д).

Из выходных си палов RS-триггеров 6 и 7 с помощью элементов И вЂ” НЕ 4 и 5 формируются импульсы с высокочастотным заполненисм (фиг. 2е), число высокочастотных импульсов в KQTopblx пропорционально ошибке S. Полученные пачки импульсов поступают на один из входов триггеpd 14 знака, на выходах которого формируется сигнал знака ошибки S, а также через элемент ИЛИ 10 -- на вход цифрового вычислительного блока 15, где преобразуются в соответствии с законом регулирования.

Преобразование ошибки в выходной дискретный широтно-импульсный сигнал происходит в соответствии с временными диаграммами следующим образом.

По переднему фронту импульсов с выхода блока 1 команд (фиг. 3 б) в третий счетчик 8 по параллельному входу записывается в коде 8421 сигнал задания, а третий RS-триггер 9 устанавливается в единицу.

Коэффициент передачи цепи управления ио заданию (участок цепи между вторым Bhlxoдом задатчика 12 и параллельным входом третьего счетчика 8) может быть задан выбором определенного числа двоичных разрядов записываемого в третий счетчик 8 кода сигнала задания.

Сигнал ошибки, преобразованный в соответствии с законом регулирования, поступает с выхода цифрового вычислительного блока 15 через элементы И 16 и 17 и через элемент ИЛИ 13 на счетный вход третьего счетчика 8 в зависимости от состояния триггера 14 знака и алгеораически суммируется в течение импульса цикла с записанным в третьем счетчике 8 числом (фиг. 2 ж).

Полученная в счетчике 8 сумма считывается в интервале между импульсами цикла до нуля, импульсами с выхода блока команд, поступающими через элемент ИЛИ 10 на вычитающий вход третьего счетчика 8.

Сигнал переноса третьего счетчика 8 устанавливает в нуль третий RS-триггер 9.

Таким образом, на выходе третьего

RS-триггера 9 формируется дискретный широтно-импульсный сигнал (фиг. 2 к) с регулируемой скважностью, который может быть преобразован в ток, напряжение. мощность.

Длительность выходных импульсов пропорциональна заданию и ошибке, а период следования равен периоду следования импульсов цикла.

Использование для формирования сигнала ошибки двух счетчиков, двух триггеров и логической схемы типа И, ИЛИ вместо параллельного двоично-десятичного накапливающего сумматора и регистра памяти прототипа позволяет упростить схему ll llpo1293695

3 изводить чисто цифровую обработку сигнала ошибки, что приводит вместе с введением прямого канала регулирования к повышению точности регулирования.

Таким образом, предлагаемый цифровой регулятор может использоваться для регули5 рования любых параметров (давление, влажность, напряжение, ток, сопротивление и др.), преобразуемых в цифровую форму, в промышленности и в научных исследованиях.

Формула изобретения

Цифровой регулятор, содержащий задатчик, аналого-цифровой преобразователь, триггер знака и блок команд, отличаюt5 и1ийся тем, что, с целью упрощения и повышения точности, введены первый и второй счетчики, счетные входы которых соединены с первыми входами первого и второго элементов И вЂ” НЕ и с первым выходом блока команд, второй выход которого соединен с S-входами первого и второго RS-триггеров и входами установки первого и второго счетчиков, параллельные входы которых соединены соответственно с выходами аналого-цифрового преобразователя и с первым и вторым выходами задатчика, а выходы переноса — с R-входами соответственно первого и второго RS-триггеров, инверсные выходы которых соединены с вторыми входами соответственно второго и первого элементов И вЂ” НЕ, третьи входы которых соединены с прямыми выходами соответственно первого и второго RS-триггеров, а выходы — соответственно с первыми и вторыми входами триггера знака и первого элемента ИЛИ, выход которого соединен с входом вычислительного блока, соединенного выходом с первыми выходами первого и второго элементов И, вторые входы которых соединены соответственно с инверсным и прямым выходами триггера знака, выход второго элемента И соединен с суммирующим входом третьего счетчика, вычитающий вход которого соединен с выходом второго элемента ИЛИ, параллельный вход — с вторым выходом задатчика, а вход установки — с S-входом третьего RS-триггера и третьим выходом блока команд, четвертым выходом соединенного с входом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а R-вход третьего RS-триггера соединен с выходом переноса третьего счетчика.

1293695

Составитель В. Башкиров

Редактор Ю. Середа Текред И. Верес Корректор Г. Решетник

Заказ 385/52 Тираж 864 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие. г. Ужгород, у к Проектная, 4