Устройство для контроля по модулю @ умножения матриц чисел

 

Изобретение относится к вычислительной технике и может быть использовано при построении аппаратуры контроля ЦВМ. Целью изобретения является повышение достоверности Контроля . Устройство содержит две группы 1, 2 регистров, группу 3 блоков умножения , два узла 4, 5 свертки по модулю т, три сумматора 6-8 по модулю т, п групп 9 узлов свертки по модулю т, группу 10 сумматоров по модулю т, узел 11 сравнения, входы и выходы устройства. 1 ил. (Л tf.f rS.L Г7.,,.г-,- I7.ft.j .п

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (5D 4 Сб F 11/08.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

l7. 1

1:1. f

17.

fJ.

17"i

П с

77-i.

Рп

7п

17п.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТКРЫТИЙ

Н ASTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3789341/24-24 (22) 14,06,84 (46) 15.03.87. Бюл. У 10 (72) А.В.Дрозд, Е.Л.Полин, В,Л.Панченко, В.В,Шабадаш и В.Л.Минченко (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Ð 411454, кл. G 06 F 11/08, 1973.

Авторское свидетельство СССР

У 595737, кл. G 06 F 11/08, 1975, (54) УСТРОЙСТВО ДПЯ КОНТРОЛЯ ПО МОДУЛЮ m = 2 -1 УИНОМБНИЯ МАТРИЦ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано при построении аппаратуры контроля ЦВМ. Целью изобретения является повышение достоверности контроля. Устройство содержит две группы

1, 2 регистров, группу 3 блоков умножения, два узла 4, 5 свертки по модулю m, три сумматора 6-8 по модулю m, и групп 9 узлов свертки по модулю m, группу 10 сумматоров по модулю ш, узел 11 сравнения, входы и ч выходы устройства. 1 ил.

1297053

Изобретение относится к вычислительной технике и может быть использовано при построении аппаратуры контроля цифровых вычислительных машин.

Целью изобретения является повышение достоверности контроля, На чертеже изображено устройство для контроля по модулю m = 2 -1 умножения матриц чисел.

Предлагаемое устройство содержит две группы 1 и 2 регистров, группу 3 блоков умножения, два узла 4 и 5 свертки по модулю ш, три сумматора

6-8 по модулю m, n групп 9.1-9.п узлов свертки по модулю m группу 10 сумматоров по модулю m узел 1 1 сравнения, входы 12 контрольных кодов столбцов матрицы множимого, входы 13 контрольных кодов строк матрицы множителя, первый информационный вход

14, вход 15 порядка элементов матрицы множимого, вход 16 порядка элементов матрицы множителя, входы 17 элементов матрицы произведения, второй информационный вход 18, выходы 19 контрольных кодов строк матрицы, выход 20 результата контроля.

Устройство работает следующим образом.

На входы регистров группы 1 и на входы регистров группы 2 со входов

12 и 13 поступают контрольные коды столбцов матрицы множимого и контрольные коды строк матрицы множителя.

Контрольные коды столбцов матрицы множимого и контрольные коды строк матрицы множителя являются результатами свертки по модулю m вычетов по модулю m мантисс элементов соответственно столбцов матрицы множимого и строк матрицы множителя.

Для учета знаков чисел (мантисс и порядков элементов матриц) вычеты определяются по следующему правилу:

В сворачиваемые по модулю m = 2 -1 числа представляются в обратном коде с разрядностью, кратной Г (разрядность может быть дополнена до требуемой добавлением слева знаковых разрядов).

С выходов регистров групп 1 и 2 контрольные коды столбцов матрицы множимого и контрольные коды строк матрицы множителя поступают на входы блоков умножения группы 3, с выходов которых снимаются коды произведений контрольных кодов столбцов и строк матриц множнмого и множителя соответственно. На вход узла 4 свертки по модулю ш с первого информационного входа 14 поступают отбрасываемые

5 части произведений элементов перемножаемых матриц. Узел 4 свертки по модулю m выполняет свертку по модулю m поступающих на его вход частей произведений. Если информация представлена в обратном коде, то каждая часть перед сверткой дополняется знаковыми разрядами до разрядности, кратной 1, Если информация представлена в прямом коде, то выполняется свертка по модулю m каждой части, а полученные результаты инвертируются в случае равенства знакового разряда единице, или сохраняются без изменения, если знаковый разряд равен нулю, Условное инвертирование (в зависимости от знака) выполняется поразрядно на сумматорах по модулю два, первые входы которых подключаются к выходам схемы свертки, вторые входы подключены к выходу знакового разряда, Далее полученные таким образом вычеты отбрасываемых частей произведений сворачиваются по модулю m, в результате чего формируется контрольный код отбрасываемых частей произведений, На выход узла 4 свертки по модулю m поступает инверсия контрольного кода отбрасываемых частей произведений, На первый и второй входы

З5 сумматора б по модулю ш со входов 15 и 16 поступают соответственно поря

I док элементов матрицы множимого и порядок элементов матрицы множителя, представленные в обратном коде с разрядностью, дополнительной до разрядности, кратной Р, На выходе сумматора 6 по модулю m формируется контрольный код порядка произведения, Контрольные коды, снимаемые с выходов блоков умножения группы 3, с выходов узла 4 свертки по модулю m с сумматора 6 по модулю ш поступают на входы сумматора 7 по модулю ш, На входы узлов свертки по модулю m групп

9.1-9.п поступают мантиссы элементов матрицы произведения, представлен ные в обратном коде с разрядностью, равной 8 (в случае необходимости разрядность дополняется до требуемой добавлением к мантиссе слева знаковых разрядов).:Узлы свертки по модулю m групп 9.1-9.п выполняют свертку поступающей на их входы информации, фор12970

Формула изобретения

Составитель И.Иваныкин

Техред М.Ходанич Корректор, А.Тяско

Редактор Л,Повхан

Заказ 782/52 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул, Проектная, 4

3 мируя при этом контрольные коды мантисс элементов матрицы произведения. Контрольные коды мантисс элементов матрицы произведения, полученные для элементов 1-й строки, поступают с выходов узлов свертки по модулю m группы 9.i на входы i ãî сумматора по модулю ш группы 10, Сумматоры по модулю m группы 10 выполняют свертку по модулю m поступающей на 10 его вход информации, определяя при . этом контрольные коды строк матрицы произведения. Эти контрольные коды поступают на выходы 19 устройства. По своей структуре эти коды аналогичны контрольным кодам столбцов множимого и строк множителя и могут быть использованы для контроля последующих операций над матрицами в качестве исходных данных. На вход узла 5 свертки по модулю m поступает порядок элементов матрицы произведения, представленный в обратном коде с разрядностью, кратной E. Узел 5 свертки по модулю m выполняет свертку по мо- 25 дулю ш поступающей на его вход информации, формируя при этом контрольный код порядка произведения. Контрольные коды, снимаемые с выходов сумматоров по модулю ш группы 10 и 30 узла 5 свертки по модулю m поступают на входы сумматора 8 по модулю ш, выполняющего свертку по модулю m входной информации. Контрольные коды, снимаемые с выходов сумматоров 7 и 8 по модулю m, поступают на входы узла

11 сравнения, осуществляющего сравнение по модулю ш поступающих кодов и вырабатывающего единичный сигнал результата контроля, если результат 40 сравнения не равен нулю.

Устройство для контроля по модулю

m = 2 -1 умножения матриц чисел, со- 45 держащие две группы регистров, группу блоков умножения, три сумматора по

53 4 модулю m узел сравнения и узел свертки по модулю m, причем входы регистров первой и второй групп являются входами контрольных кодов столбцов матрицы множимого и входами контрольных ко ов строк матрицы множителя устройства соответственно, первый и второй входы первого сумматора по модулю m являются входом порядка элементов матрицы множимого и входом порядка элементов матрицы множителя устройства соответственно, вход узла свертки по модулю m является первым информационным входом устройства, выход узла свертки по модулю ш, выход первого сумматора по модулю m и выходы блоков умножения группы соединены с соответствующими входами второго сумматора по модулю ш, выход которого соединен с первым входом узла сравнения, выход которого является выходом результата контроля устройства, второй вход узла сравнения соединен с выходом третьего сумматора по модулю m, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены и групп узлов свертки по модулю m, группа из и сумматоров по модулю m, второй узел свертки по модулю m причем входы узлов свертки по модулю m каждой группы являются входами элементов соответствующей строки матрицы произведения устройства, а выходы узлов свертки по модулю

m каждой группы соединены с входами соответствующего сумматора по модулю m группы, выходы сумматоров по модулю m группы являются выходами контрольных кодов строк матрицы произведения устройства и соединены с соответствующими входами третьего сумматора по модулю m, (n+1)-ый вход которого соединен с выходом второго узла свертки по модулю ш, вход которого является вторым информацион ным входом устройства.