Цифровой фазометр

 

Изобретение относится к измерительной технике, предназначено для измерения и индикации разности фаз двз х синусоидальных сигналов может быть использовано при построении преобразователей сдвига фаз сигналов в цифровой код и является дополнительным к а.с. № 1205057. Цель изобретения - повьшение точности измерения разности фаз при малых уровйях входных сигналов и расширение динамического диапазона цифрового фазометра. СО с ю

СОЮЗ СОВЕТСНИК

СОЦИАЛИСТИЧЕСНИХ

РЕСГ?У БЛИН

09) (111 (q?) 4 С Оl R 25/08

ГОСУДАРСТ8ЕННЦЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТНЯТИЙ (61) 1205057 (2?) 3962906/24-21 (2й) 08.10.85 (46) 23.03.87. Бюл. К - ?1 (72) И.К. Крылов, О.Н. Пожар и О.П. Воловиков (53) 621.317.77(088.8) (56) Смирнов Н.7. Цифровые фазометры.-Л,: Энергия, 1974, с. 33, рис.13.

Авторское свидетельство СССР

И 1114977, кл, С 01 R 25108, 1984.

Авторское свидетельство СССР

9 1205057, кл. С OI К 25/08, 1985. (54) ЦИФРОВОЙ ФАЗО??ЕТР (57) Изобретение относится к измерительной технике, предназначено для измерения и индикации разности фаз двух синусондальных сигналов, может быть использовано при построении преобразователей сдвига фаз сигналов в цифровой код и является дополнительным к а.с. Р 1205057. Цель изобретения — повышение точности измерения разности фаз при малых уровйях входных сигналов и расширение динамического диапазона цифрового фазометра.

l298687

Для достижения поставленной цели в известное устройство введены дополнительные интеграторы 22-25, вычитаюшие блоки 26 и 27, суммарно-разностный масштабный усилитель 28. Формирователь 1 (2) состоит из усилителяограничителя 29 (30), формирователя

31 {32) логических уровней с парафазными выходами. Образованы новые свяИзобретение относится к измерительной технике и предназначено для измерения и индикации разности фаз двух синусоидальных сигналов, а также может быть использовано при построении преобразователей сдвига фаз сигналов в цифровой код и является усовершенствованием известного фаэометра по авт. св. Ф 1205057.

Цель изобретения — повышение точности измерения разности фаз при малых уровнях входных сигналов и расширение динамического диапазона цифрового фазометра. jg

На фиг. l приведена структурная схема цифрового фазометра; на фиг. 2-структурная схема блока управления; .на фиг. 3-5 — временные диаграммы работы фазометра.

Устройство содержит два формиро20 вателя 1 и 2 входных сигналов, формирователь 3 временного интервала, делитель 4 частоты, цифроаналоговый преобразователь 5, основной интегра- 25 тор 6, блок 7 управления, блок 8, состоящий из М-1 тактовых генераторов

9 тока, блок 10 считывания и индикации, состоящий из блока 11 памяти, дешифратора 12 и индикатора 13, блок

14 формирования М-1 эталонных уровней напряжения, состоящий из резистивного делителя на М-1 выходов, включенного между корпусом и генератором

15 тока, блок 16 из М-1 компараторов

l7, шифратор 18, блок 19, состоящий из М регистров 20 памяти и М-1 блоков 21 совпадения, дополнительные интеграторы 22-25, два вычитающих блока 26 и 27, суммарно-раэностный масштабный усилитель 28, при этом

40 формирователь 1 (2) состоит из посзи. Это позволило на порядок уменьшить составляющую погрешности сдвига фаз, обусловленную асимметрией ограничения входных сигналов, и более чем на порядок расширить динамичес- кий диапазон цифрового фаэометра по сравнению с известным при незначительном увеличении объема оборудования. 5 ил. ледовательно включенных усилителяограничителя 29 (30) с дифференциальными входами и формирователя 31 (32) логических уровней с парафазными выходами.

Прямые выходы формирователей 31 и 32 входных сигналов соединены с входами формирователя 3 временного интервала, выход которого через основной интегратор 6 соединен с первым суммирующим входом суммарно-разностного масштабного усилителя 28

Э прямой и инверсный выходы формирователей 31 и 32 логических уровней каждого иэ каналов через дополнительные интеграторы 22-25 подключены соответственно к неинвертирующему и инвертирующему входам первого 26 и второго 27 вьгчитающих блоков, выходы которых подключены к инвертирующим входам соответствующих усилителей-ограничителей 29 и 30, а также соединены соответственно с вычитающим и вторым суммирующим входами суммарно-разностного усилителя

28, выход которого подключен к объединенным первым входам компараторов

17, вторые входы которых соответственно соединены с выходами блока 14.

При этом первый вход блока 14 соединен с выходом цифроаналогового преобразователя 5 и вторым входом компаратора 17 с наименьшим уровнем срабатывания, а второй вход блока 14 соединен с вторым входом компаратора 17 с наибольшим уровнем срабатывания и подключен к объединенным выходам тактовых генераторов 9 тока, управляющие входы которых подключены к соответствующим выходам блока 7 управления, информационные входы ре1298687

3 гистров 20 памяти объединены поразрядно и соответственно подключены к выходам шифратора 18, входы которого соединены с блоком 16 компаратора 17, а тактовые входы каждого регистра 20 памяти и объединенные входы установки всех регистров 20 памяти в нулевое состояние подключены к соответствую щим выходам блока 7 управления, выходы регистра 20 памяти младших раз-- <0 рядов выходного кода соответственно соединены с информационными входами разрядов блока ll памяти, информационные входы старших разрядов которого соответственно соединены с выходами регистров 20 памяти старших разрядов выходного кода и через блоки 21 совпадения — с входами цифроаналогового преобразователя 5, причем вторые входы блоков 21 совпадения и тактовый 20 вход блока 11 памяти соединены с соответствующими выходами блока 7 управления, вход которого подключен

"к выходу делителя 4 частоты, выход блока 11 памяти через дешифратор 12 соединен с индикатором 13, а неинвер. тирующие входы усилителей-ограничителей 29 и 30 являются входами цифрового фазометра.

Блок управления содержит распре- 30 делитель 33 импульсов, RS-триггеры

34, выполняющие роль формирователей управляющих напряжений для тактовых генераторов 9 тока и блоков 21 совпадения. 35

На диаграммах обозначены напряжение 11д на выходе делителя 4 частоты, I 8 напряжения 11, ..., О, на выходах распределителя 33 импульсов блока 7 цст. о управления, напряжение 11 с выхо-40 да блока 7 управления для установки регистров 20 памяти в нулевое состоят1 т тз ние, напряжения 11 „, Б, Пщ с выходов блока 7 управления, подаваемые 45 на тактовые входы регистров 20 памяти для считывания кода с шифратора т

18, напряжения U, U с выходов где i=!, 2, 3, формируемые блоком 14 совместно с цифроаналоговым преобраI зователем 5 и блоком 8 тактовых retp нераторов 9 тока, напряжения U о бр

U разрядов двоичного кода на выходах регистров 20 памяти, напря1р бр жения U ..., U«разрядов выход l1 ного двоичного кода блока 11 памяти.

Цифровой фазометр работает следующим образом.

Формирователи 1 и 2 преобразуют входнь1е синусоидальные сигналы в меандр с сохранением фазового сдвига между сигналами. В формирователе

3 происходит выделение информации о разности фаз в виде импульсов, длительность которых пропорциональна сдвигу фаз исследуемых сигналов. В интеграторе б эти импульсы .преобразуются в квазипостоянное напряжение с уровнем, пропорциональным длительности импульсов и, следовательно, фазовому сдвигу между входными сигкалами. Для уточнения определяемого фазового сдвига выходное напряжение интегратора 6 алгебраически суммируется в масштабном усилителе 28 с напряжениями вычитающих блоков 26 и .

27 и преобразуется затем в цифровой двоичный код. Это преобразование осуществляется совокупностью блоков и элементов (5, 7-9, 14-21), составляющих кодирующую часть фазометра.

Работа этой кодирующей части цифрового фазометра и его блока 11 памяти тактирована и управляется блоком

7, который синхронизируется импульсным напряжением U< (фиг. За) с выхода делителя 4 частоты. Коэффициент деления последнего выбирается, как и в известном, из условия обеспечения заданного диапазона частот исследуемых сигналов при заданных точности работы фазометра и быстродействия элементной. базы его функциональных узлов. блока 7 управления, подаваемые на уп-50 равляющие входы тактовых генераторов

9 тока, напряжения О„,, U с выходов блока 7 управления, подаваемые на вторые входы блоков 21 совпадения, 55 выходное напряжение U < масштабного

:.усилителя 28, эталонные уровни напряжения U, (Т, ), U,+ (Т ), U, (Т» ), В каждом такте работы устройства в общем случае определяется, начиная со старших разрядов, по n=f/Ì разрядов выходного двоичного кода, где

f — максимальная разрядность двоичного кода фазометра (разрядность блока 11 памяти); М вЂ” число тактов работы кодирующей части фазометра.

Учитывая, что при п>5 происходит рез. кое увеличение объема оборудования!

298687 устройства за счет большого количества компараторов 17 (N-1:=2 — 1), число (n) разрядов выходного кода, определяемых в каждом такте работы фазометра, целесообразно выбирать не более трех-четырех.

Блок 14 совместно с блоком 8 тактовых генераторов 9 тока и цифроаналоговым преобразователем 5, который построен, например, по схеме преобразователя код-ток, формирует подвижную сетку из (N-1) эталонных уравнен напряжения 1!«4 (Т ) Где

1, 2, ..., И-l — номер уровня, K 1, 2, ..., М вЂ” номер такта (фиг. 4а). Каждый уровень напряжения данной сетки для К-го такта смещен один относительно другого на величину аи(т >= — — (I) Ю(Т -1) К Я

Кроме того, от такта к такту все уровни сетки перемещаются так, что первый (наименьший в данном такте) ! уровень напряжения U (T ) равен

U«, 4,(TÄ) =U,(Т„)+ ат(Т„), (2) где

Vg(Тк) hU(T «).,с»- с«(ТК-«) 2 (3)

В выражениях 1 и 3 обозначены hV(T„) — квант напряжения (напряжение смещения эталонных уровней), соответствующий младшему разряду группы из и разрядов выходного кода блока 19, определяемых в К-м такте;

hU(T, ) — квант напряжения, соответствующий младшему разряду группы из и разрядов выходного када блока

19, определяемых в предпоследнем (И-1) такте, т.е. квант напряжения, соответствующий младшему разряду группы всех старших разрядов выходного кода; j — порядковый номер разряда выходного двоичного кода блока

19; 9 (Т„, ) — множитель, равный 1 или О и характеризующий состояние ключа j-ro разряда цифроаналогового преобразователя 5, которое определяется выходным кодом старших разрядов блока 19 íà (K-l)-м такте.

Величина кванта напряжения 611(Т«) для первого такта работы кодирующей части фазометра определяется максимальным значением напряжения U28 same с выхода масштабного усилителя 28 и в соответствии с выражением (1) равна

U28 а11(Т, ) = (4) где N=2 (и — число разрядов выходного . кода, определяемых в каждом такте).

Значение напряжения первого эталонного уровня для первого такта равно AU(T«), так как перед началом цикла кодирования все регистры 20 памяти; находятся в нулевом состоянии и, следовательно, U5(T« )=0.

Смещение уровней напряжения U«4 (Т„). на величины 0(Тк), определяемые в соответствии с выражениями (!) и (4), обеспечивается соответствующим выбором сопротивлений резистивного делителя блока l4 и величины (в зависимости от номера такта) суммарного тока генераторов 9 тока блока 8 и генератора !5 тока блока 14, который протекает в делителе блока 14 (входные токи компаратаров 17 незначительны и влиянием их на укаэанные напряg5 жения можно пренебречь).

Величина кванта напряжения ZU(T,), входящая в выражение (3), определяется разрядностью цифроаналогового преобразователя 5„ равной (R-n), Зб т.е. числу старших разрядов выходнога кода блока l9 и максимальным значением выражения U с выхода

26 макс масштабного усилителя 28: макс

Указанное значение кванта напри жения Ь1!(Т„ „) обеспечивается выбором соответствующей величины кванта тока

4" преобразователя 5 код-ток и сопротивления делителя блока 14.

Рассмотрим подробно работу кодирующей части фазометра, например, при

f.=6, n=2.и М=-.З. На интервале времени

t«. ° ° t напряжением U (фиг. Зв) осуществляется установка в нулевое состояние всех регистров 20 памяти.

В момент времени t управляющим нат< пряжением U включается тактовый генератор 9 тока с наибольшим значением тока таким, что в реэультате протекания его совместно с током ге55 нератора 15 тока в делителе блока 14 на выходах последнего формируется сетка из трех эталонных уровней

U, (Т, ), U, (Т,), U,4 (Т, ), смещенных

1298()87 один относительно другого на величин

1)

22) О.акс (9) при этом U (Т, )=Ю(Т4 ), Компараторы 17 осушестнляют сравнение напряжения U с выхода масштабного усилителя ?8 с данной сеткой эталонных уровней. По состоянию компараторон 17 в шифраторе 18 фор— мируется двоичный код, соответствующий первым двум старшим разрядам выходного кода. На интервале времени при подаче высокого уровня т, напряжения 21 (фиг, Зд) на тактовый

2с) вход первого регистра 20 памяти стар1 ших разрядов осуществляется запись кода шестого и пятого разрядов н блок 19, являющийся блоком оперативной памяти выходного кода.

В момент времени t заканчивается первый такт работы устройства и начинается второй такт, при этом выключается первый тактовый генератор 9 тока и включается второй тактовый генератор 9 тока, а информация о шестом и пятом разрядах выходного кода с блока 19 через соответствующий блок

21 совпадения, управляемый напряже( нием Uä, (фиг. 4в), подается на цифроаналогоный преобразователь 5. Выходной ток последнего совместно с суммарным током второго тактового генератора 9 тока и генератора 15 тока формирует на выходах резистивного делителя блока 14 другую сетку (фиг. 4а) из трех эталонных уровней з

U (), U (Т ), U (Т ), .оответст вующих второму такту работы фазометра и смещенных один относительно другого на дц(т, ) Бяв аи(т )- - —, ()) .4 16

) причем первый уровень U< (Т ) устанавливается равным (т ) -п,(т, )+ать(т, ), (8) где для приведенного примера (фиг. 4)

П (Т )=Au(T ) 2 . 8 (T, )2

jz$

9&макс . 0 < 2 9 (О 2 +О 2 +О 2 +1 2 )=

С учетом значений а U(T ) и Б (Т,, ) 5 из выражений (7) и (9) получают уро(вень напряжения Ь,4 (Т ), равный

1 1 «(Тг) 2 (1гемакс 18 (lO) По состоянию компараторов 17 в шифраторе 18 формируется (после установления указанных эталонных уровней на вторых входах компараторов 17) двоичный код, соответствующий четвертому и третьему разрядам выходного кода. При подаче на интервале времени t5-...t6 высокого уровня напряжения У (фиг. Зд) на тактовый вход второго регистра 20 памяти старших разрядов происходит запись кода четвертого и третьего разрядов в блоке

19 оперативной памяти, В момент времени t заканчивается второй такт работы и начинается третий такт. С этого момента выключается

30 второй тактовый генератор 20 тока, а на цифроаналоговый преобразователь

5 через блок 21 совпадения, управляг емый напряжением U, подается информация о четвертом и третьем разряцах выходного кода. В результате.за счет

35 совместного протекания в делителе выходного тока цифроаналогового преобразователя 5 и тока генератора 15 формируется сетка эталонных уровней о 11« (Тз) П« (Тз ) U (Тэ), смещенных один относительно другого на (11) при этом наименьший уровень стано" вится равным

U«(T,)-и (т )+n,u(T ), (12) где 6

u (T )=4u(T ) ;) 8;(T2)2

)= Ъ

U ээаа а < э Э (1 2 +0 2 +0.2 +I 2 )

24

9 36 (13)

Таким образом,,с учетом выражений (12) и (13) для 11„4 (Т ) получают

U, (T )= 7- U s макс =376U(T ), (14)

Так как квант напряжения д Б(Т ) соответствует младшему разряду при шестиразрядном кодировании, то на третьем (последнем) такте кодирования в шифраторе 18 формируется код второго и первого разрядов, который при подаче высокого уровня напряжения

Tэ 10

Б (фиг. Зд) на тактовый вход регистра 20 памяти младших разрядов записывается в блок 19 оперативной памяти. В момент времени t> заканчивается третий такт работы кодирующей части фазометра, Завершает цикл кодирования напряжения U e выхода масштабного усилителя 28, пропорционального сдвигу фаз исследуемых сигналов, этап 20 считывания двоичного кода с выхода блока 19 регистров 20 памяти, который осуществляется на интервале времени ta...t подачей на тактовый вход т блока l I памяти напряжения 11и (фиг.3e) 25 с блока 7 управления.

Напряжение на выходе интегратора

6 пропорционально фазовому сдвигу между входными синусоидальными сигналами. Однако точность этого соот ветствия зависит от симметрии ограничения входных сигналов или от точ-ности дискриминации нуль-переходов входных сигналов в формирователях

1 и 2, для построения которых используются широкополосные операционные усилители (ОУ). Наличие у последних напряжения смещения нуля (Б „) и дрейфа этого напряжения приводят к асимметрии ограничения входных сигналов и, следовательно, к появлению ошибки в определении фазового сдви- га. Как следует из временных диаграмм (фиг. 5) максимальная относительная погрешность в этом случае равна (при /кt

Р 2zt 2 1 аси и. ог р Т см S0 где U " амплитуда входного сигнала.

При с с 0,0l можно практически

55 считать, что

1298687 10

Следовательно, для измерения разности фаэ с точностью единиц процентов необходимо, чтобы амплитуда входных сигналов была бы примерно на два порядка больше приведенного к входу

ОУ напряжения смещения нуля. Учитывая, что для современных широкополосных ОУ дрейф напряжения смещения нуля может составлять B рабочем диапазоне температур единицы милливольт, то нижний предел динамического диапазона по входным сигналам в известном цифровом фазометре составляет сотни милливольт при равенстве составляющей погрешности измерения, обусловленной асимметрией ограничения, единицам процентов.

В предлагаемом цифровом фазометре повышена точность определения фазового сдвига при значительно меньших уровнях входных сигналов,. т.е, расширен динамический диапазон фазометра. Это достигнуто эа счет введения в известное устройство новых элементов и связей. С одной стороны, в предлагаемом устройстве обеспечивается достаточно высокая степень сим-, метрии ограничения эа счет охвата формирователей I и 2 входных сигналов отрицательной обратной связью (ООС). Напряжение ООС, характеризующее асимметрию ограничения (асимметрию меандра) и формируемое в соответствующих каналах с помощью дополнительных интеграторов 22-25 (построенных, например, íà КС-фильтрах) и вычитающих блоков 26 и 27, смещает пороги срабатывания формирователей и 2 входных сигналов в направлении обратном дрейфу напряжения смещения нуля, В результате повышается точность дискриминации нуль-переходов и, следовательно, степень симметрии ограничения входных сигналов.

С другой стороны, влияние остаточной симметрии ограничения входных сигналов на результат измерения разности фаз практически исключается в суммарно-разностном масштабном усилителе 28, в котором алгебраически суммируются напряжение с интегратора 6, пропорциональное реальному фазовому сдвигу сигналов с выходов формирователей 1 и 2, и напряжения с вычитающих блоков 26 и 27, пропорциональное асимметрии меандров соответствующих каналов. В результате на выходе масштабного усилителя создается напряже55

- т (у +2atã)U т

U = — (-2а )По Юг т 2

4ье, =-U — — °

T (20) 11 1298 ние, пропорциональное истинному фазовому сдвигу входных сигналов. Поясним сказанное, используя временные диаграммы сигналов на входах и выходах формирователей 1 и 2 входных сигналов и формирователя Э временного интервала при наличии в обоих каналах, например, разной по знаку асимметрии ограничения входных сигналов (фиг. 5). На диаграммах обозначены 10

Uo — высота нормированного по амплитуде меандра на прямом и инверсном выходах формирователей 1 и 2 входных сигналов; gt, АС вЂ” интервалы. времени, характеризующие асимметрию f5 ограничения; реальн ср истин.

t временные интервалы, характеризующие соответственно реально измеряемый и истинный (без ошибок за счет асимметрии ограничения) фазовый сдвиг входных сигналов; Т вЂ” период входных сигналов.

Для представленного на диаграммах случая следует, что на выходе формирователя 3 временного интервала сформирован импульс U (фиг. 5д) длительностью, характеризующей реальный фазовый сдвиг

Следовательно, на выходе интегратора б выделится квазипостоянное напряжение, пропорциональное длительности этого импульса

С

Чт реальн

- Чистин, 0 =U U .+

Я реальн. î Т, а Т

dt s dt (18) т " Т

Это напряжение, поступая на первый 40 суммирующий вход масштабного усилителя:28, передается с коэффициентом

К т íà его выход, С помощью интеграторов 22-25 а также вычитающих блоков 26 и 27 на

45 выходах последних формируются квазипостоянные напряжения 0, Ud< характеризующие асимметрию меандров и, соответственно, погрешности определения фазового сдвига:

По U т

U = — о (— +2дС )- — о (— -2dt )

<%1 Т 2 . Т 2

4d.t, (19) 687 12

Эти напряжения, поступая соответственно на вычитающий и второй суммирующий входы масштабного усилителя

28, передаются с коэффициентом К

Асф, =К = - Кц> на его выход. В реэульdg тате напряжение на выходе усилителя

28 равно

П =K И вЂ” - - Udq, + - - Udy (21)

К Ко а с учетом равенств (18) — (20) получают, что

Таким образом, напряжение на выходе суммарно-разностного масштабного усилителя 28 пропорционально временному интервалу С,, „, характеризующему истинный фазовый сдвиг меж" ду входными сигналами фазометра. Следовательно, составляющая погрешности фазометра, обусловленная асимметрией ограничения входных сигналов, в предлагаемом устройстве отсутствует, в то время как в известном цифровом фазометре эта составляющая погрешности принимает существенные значения, особенно при малых уровнях входных сигналов. Что касается составляющей погрешности измерения, обусловленной нестабильностью параметров вычитающих блоков 26 и 27 масштабного усилителя 28, то она является несущественной (не более О,IX) так как для построения указанных блоков могут быть использованы узкополосные прецизионные операционные усилители, охваченные глубокой отрицательной обратной связью.

Нижняя граница динамического диапазона в предлагаемом цифровом фаэометре определяется уже не асимметрией ограничения входных сигналов1 фазометра, а искажениями сигналов трапецеидальной формы, т.е. конечной длительностью фронтов меандра на выходах формирователей I и 2. Эти искажения зависят от коэффициента усиления и скорости нарастания выходного напряжения операционных усилителей, используемых для построения формироЪ вателей 1 и 2. При использовании современных быстродействующих ОУ нижняя граница динамического диапазона в предлагаемом цифровом фаэометре может составлять единицы милливольт.

13 1298

Таким образом, введение в известное устройство дополнительных элементов и связей позволяет на порядок уменьшить составляющую погрешности измерения сдвига фаз, обусловленную асимметрией ограничения входных сигналов, и более, чем на порядок расширить динамический диапазон цифрового фазометра по сравнению с известным при незначительном (на единицы про- Ю центов) увеличении объема оборудования.

Формула изобретения

Цифровой фаэометр по авт. св, 9 1205057, отличающийся тем, что, с целью повышения точности измерения разности фаз при малых уровнях входных сигналов и расширения динамического диапазона, в него 20 введены четыре дополнительных интегратора, два вычитающих блока и суммарно-раэностный масштабный усилитель, а формирователи входных сигналов выполнены в виде блоков, состоящих из последовательно включенных усилителя-ограничителя с дифференб87

14 циальными входами и формирователя логических уровней с парафазными выходами, при этом неинвертирующие входы усилителей-ограничителей являются входами цифрового фазометра, прямые выходы формирователей логических уровней являются основными выходами формирователей входных сигналов прямои и HHBppcHblH ВыхОды формирователей логических уровней каждого из каналов через дополнительные интеграторы подключены соответственно к неинвертирующему и инвертирующему входам вычитающего блока соответствующего канала, выходы первого и второго вычитающих блоков подключены к инвертирующим входам соответствующих усилителей-ограничителей, а также соединены соответственно с вычитающим и вторым суммирующим входами суммарно-раэностного масштабного усилителя, первый суммирующий вход которого подключен к выходу основного интегратора, а выход масштабного усилителя подключен к объединенным первым входам компараторов.

l298687

I !

1!!

1 1

l !

1 !!, 1

Фиг. 3

33 ц2

"33

33

) !!I!em

1:, -

Ьв

П

g @TED ц ГЯ

8 0

tt tg t 4y ty, 8 8> 8 tg tto,Û!ß ф ! ! 1 I 1 1 1 1 1! 1 1

1 ! !

t, et a t e Ц С> Ев Е t a> И

ФиВ.Ч

1298687! !

Г !

1! !! !

Составитель С. Кулиш

Редактор Н, Бобкова Техред И.Попов Корректор С. Черни

Заказ 885/48 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва„ Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, I ! ! !! I ! ! !

L Г