Устройство прерывания

 

Изобретение относится к вычислительной технике и может применяться при контроле правильности функционирования процессора. Цель изобретения шовьпление надежности устройства прерывания . Устройство позволяет остановить работу процессора, если после прихода сигнала запроса прерывания процессор на него не прореагировал, а также установить источник запроса прерывания. Устройство прерывания содержит регистр 2, регистр 5 маски, элемент ИЛИ 6, регистр 7 прерываний, формирователь 12 импульсов, триггер 13, элемент НЕ 14, три группы 4, 16 и 18 элементов И, блок индикации 17, три дешифратора 19, 20 и 21. 3 ил. S сл (j}f/if

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И) (50 4 G 06 F 11/00 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н A BTGPCHOMV СВИДЕТЕЛЬСТВУ

Cl (21) 3869963/24-24 (22) 19.03.85 (46) 15 ° 04.87. Бкат. ¹ 14 (72) В.М. Козуб, В.В. Сушко, С.П.Якимов и Н.Н. Новиков (53) 681.3(088 ° 8) (56) Авторское свидетельство СССР № 830389, кл. G 06 F 11/00, 1979.

Козуб В.M. Системы прерывания

ЦВМ. — М.: Сов. радио, 1976. (54) УСТРОЙСТВО ПРЕРЫВАНИЯ (57) Изобретение относится к вычисли.тельной технике и может применяться при контроле правильности функционирования процессора. Цель изобретения— сповышение надежности устройства прерывания. Устройство позволяет остановить работу процессора, если после прихода сигнала запроса прерывания процессор на него не прореагировал, а также установить источник запроса прерывания ° Устройство прерывания содержит регистр 2, регистр 5 маски, элемент ИЛИ 6, регистр 7 прерываний, формирователь 12 импульсов, триггер

13, элемент НЕ 14, три группы 4, 16 и 18 элементов И, блок индикации 17, три дешифратора 19, 20 и 21. 3 ил.

1 13040

Изобретение относится к вычислительной технике и может быть применено при контроле. правильности функционирования процессора.

Цель изобретения — повышение на5 дежности.

На фиг. 1 представлена схема устройства прерывания; на фиг. 2 — временная диаграмма работы устройства при нормальной работе процессора; на 10 фиг. 3 — временная диаграмма работы устройства в случае отсутствия реакции процессора на сигнал запроса прерывания.

Устройство содержит процессор 1, 15 регистр 2, первый элемент И 3, первую группу элементов И 4, регистр 5 маски, элемент ИЛИ б, регистр 7 прерываний, блок 8 контроля, блок 9 памяти, генератор 10 импульсов, абонент 11, 20 формирователь 12 импульсов, триггер

13, элемент НЕ 14, второй элемент И

15, третью группу элементов И 16, блок 17 индикации, вторую группу элементов И 18, третий 19, первый 20, второй 21 дешифраторы и интерфейс

22 и 23.

В качестве блока 8 контроля контролирующего работу процессора 1 могут быть использованы известные устройст- 30 ва, в качестве формирователя 12— триггер Бмидта.

Устройство работает следующим образом.

Прерывание работы процессора 1 мо- 35 жет быть осуществлено любым управляющим сигналом, поступающим на регистр

7 прерывания. При этом на вход 28 поступает сигнал от блока 8 контроля, на ьход 27 поступает сигнал при про†)0 ведении самопроверки устройства, на вход 26 поступают сигналы от абонентов 11, взаимодействующих с процессором 1. При появлении сигналов прерываний на одном или нескольких входах 26-28 регистра 7 прерывания на его выходе, в соответствующих разрядах, появляется сигнал, эквивалентный !

1 )1

1 . Если прерывания по соответствующим разрядам разрешены путем снятия маски с регистра 5, то через соответствующий элемент И группы элементов

И 4 и элемент ИЛИ б поступает сигнал на вход 24 процессора 1 и формирователя 12. Формирователь 12 обеспечива- 55 ет формирование сигнала определенной длительности и через определенный интервал времени, т.е. контрольного интервала времени.

26 2

В работе устройства возможны два режима: I режим — нормальная работа процессора 1; ХТ режим — отсутствие реакции процессора 1 на сигнал "Запрос прерывания".

I режим. Временная диаграмма работы устройства представлена на фиг,2.

Получив сигнал "Запрос прерывания" на вход 24, процессор 1 переходит к программе обработки прерывания. В программе обработки прерывания предусмотрена запись через интерфейс 22 с помощью дешифратора 19 и элементов

И 18 группы, в регистр 2 из процессора 1 кода сигнала сброс, обеспечивающего на выходе 29 элемента И 3 появление сигнала! эквивалентного " 1

Появление этого сигнала обеспечивает прекращение формирования контрольного интервала времени. Процессор 1 продолжает работу по программе.

II режим. Временная диаграмма работы устройства представлена на фиг.3.

Получив сигнал прерывания, процессор

1 не реагирует или реагирует неверно, т.е. не переходит к выполнении программы прерывания. В этом случае после окончания формирования контрольного интервала времени триггер 13 устанавливается B единичное состояние и при. отсутствии сигнала на выходе

29 элемента И 3 с выхода элемента И

15 поступает сигнал на вход 25 для останова процессора 1. Процессор 1 прекращает выполнение программы. Этот же сигнал с выхода элемента И 15 поступает на элементы И 16, разрешая индикацию состояния регистра 7 прерывания, указывая оператору причину остановки процессора 1.

Ф о р м у л а и з о б р е т е н и я

Устройство прерывания, содержащее первый, второй и третий дешифраторы, регистр маски, регистр прерываний, первую группу элементов И, элемент

ИЛИ, причем информационные входы первого, второго и третьего дешифраторов подключены к входу устройства для подключения к шине адреса процессора, выходы первого и второго дешифраторов соединены с:входами считывания соответственно регистра маски и регистра прерываний, входы записи регистра маски и регистра прерываний подключены к входу устройства для подключения к выходу записи процессора, группа информационных входов регистра преры3 13040 наний является группой входов запроса

f прерывания устройства, инверсные выходы разрядов регистра маски соединены с первыми входами элементов И первой группы, выходы разрядов-регистра прерываний соединены с вторыми входами элементов И первой группы, выходы элементов И первой группы соединены с входами элемента ИЛИ, о т л и ч а ющ е е с я тем, что, с целью увеличе-fO ния надежности, устройство содержит регистр, вторую и третью группы элементов И, первый и второй элементы И, формирователь импульсов, триггер, элемент НЕ и блок индикации, причем 15 выход третьего дешифратора соединен . с первыми входами элементов И второй группы, вторые входы элементов И второй группы подключены к входу устройства для подключения к выходу записи 29 процессора, третьи входы элементов И второй группы подключены к разрядам входа устройства для подключения к шине данных процессора, выходы эле26 4 ментов И второй группы соединены с группой информационных входов регистра, выходы разрядов которого сое- динены с входами первого элемента И, выход которого соединен с К-входом триггера и через элемент НЙ вЂ” с первым входом второго элемента И, выход элемента ИЛИ соединен с входом формирователя импульсов и является выходом устройства для подключения к входу запроса прерывания процессора, выход формирователя импульсов соединен с

J-входом триггера, выход которого соединен с .вторым входом второго элемента И, выход которого соединен с первыми входами элементов И третьей группы и является выходом устройства . для подключения к входу сброса процессора, выходы разрядов регистра прерываний соединены с вторыми входами элементов И третьей группы, выходы элементов И третьей группы соединены с группой входов блокка индикации.

1304026

Сигмы

/П7 26 8И

Г7ил/И

Но М

Составитель Д. Ванюхин

Редактор Л. Пчелинская Техред N.Õîäàíè÷ Корректор Е. Рошко, Заказ 1312/49 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4