Умножитель частоты

 

Изобретение относится к радиотехнике . Цель изобретения - повышение точности умножения частоты.Умножитель содержит формирователь 1 импульсов, опорный г-р 2,. делитель 3частоты, цифровой преобразователь 4частоты, счетчик 5, два регистра 6 и 7 памяти, сумматор 8, два вычитающих счетчика 9 и 10, триггер 11,блок вычитания импульсов 12 и эл-т задержки 13. Цель достигается за счет осуществления коррекции статической погрешности путем введения сумматора 8, выполняющего операцию суммирования двоичных кодов с выходов счетчиков 5и 9. 1 ил. i сл 00 сл оо ГС го ,

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН

А1 (19) (И) (51)4 Н 03 В 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

3..

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3877929/24-09 (22) 01.04.85 (46) 23.04.87. Бюл. ¹ 15 (7 1) Пензенский политехнический институт (72) В.Н. Попов (53) 621.373.4 (088.8) (56) Авторское свидетельство СССР

1185561, кл. H 03 В 19/00,04.01.84.

Авторское свидетельство СССР

¹ 966848, кл. Н 03 В 19/10. (54) УМНОЖИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение точности умножения частоты.Умножитель содержит формирователь 1 импульсов, опорный r-p 2,. делитель

3 частоты, цифровой преобразователь

4 частоты, счетчик 5, два регистра 6 и 7 памяти, сумматор 8, два вычитающих счетчика 9.и 10, триггер 11,блок вычитания импульсов 12 и эл-т задержки 13. Цель достигается за счет осуществления коррекции статической пог/ решности путем введения сумматора 8, выполняющего операцию суммирования двоичных кодов с выходов счетчиков

5 и 9. 1 ил.

1305822

Изобретение относится к радиотехнике и связи и может быть использовано в измерительной технике.

Целью изобретения является повышение точности умножения частоты. 5

На чертеже представлена структурная электрическая схема умножителя частоты.

Умножитель содержит формирователь

1 импульсов, опорный генератор 2, делитель 3 частоты, цифровой преобразователь 4 частоты, счетчик 5, первый и второй регистры 6 и 7 памяти,сумматор 8, первый и второй вычитающие счетчики 9 и 10, триггер 11, блок 12 вычитания импульсов и элемент 13 задержки.

Умножитель частоты работает следующим образом.

Входной сигнал в виде периодической последовательности импульсов (T период следования импульсов) поступает на вход формирователя

По фронту входного сигнала на первом 25 выходе формирователя 1 вырабатывается короткий импульс, после окончания которого короткий импульс вырабатывается на втором выходе формирователя 1. По импульсу с первого вы- З0 хода формирователя 1 производится запись информации в цифровой преобразователь 4 частоты (с разрядных выходов делителя 3) и запись информации в первый регистр 6 (с разрядных выходов счетчика 5), одновременно в

1 сумматоре 8 выполняется операция суммирования двоичных кодов с выходов счетчика 5 и первого вычитающего счетчика 9. По импульсу с второго выхода формирователя 1 информация с разрядных выходов сумматора 8 записывается во второй регистр 7, по информации с разрядных выходов. первого регистра 6 производится начальная установка пер- у5 вого вычитающего счетчика 9, а делитель 3, счетчик 5 и триггер 11 устанавливаются в ноль. Периодическая последовательность импульсов с периодом следования Т с выхода опоРного генератора 2 поступает на первый вход блока 12, на второй вход которого поступают импульсы с выхода цифрового преобразователя 4 частоты.

С выхода блока 12 импульсы поступают на счетный вход второго вычитающего счетчика 10. В течение интервала времени Т, импульсная последовательх, ность с периодом T> = Т М поступает на счетные входы счетчика 5 и первого вычитающего счетчика 9. К моменту окончания периода Т„ на разрядных

1 выходах счетчика 5 значение двоичного кода равно N„, = T„. /Т,. М, а на разрядных выходах первого вычитающего счетчика 9 — h.N = N — М . х;, j что соответствует изменению длительности периода выходного сигнала, В случае линейного плавного изменения периода выходного сигнала учет М; позволяет экстраполировать текущее значение периода.

Nx; Nx; 6 ; °

Операция суммирования реализуется сумматором 8. Знак результата операции Их;, — М„. фиксируется триггером 11. Скорректированный код Их запоминается во втором регистре 7 и поступает на входы второго вычитающего счетчика 10„ Импульс с выхода второго вычитающего счетчика 10 (через элемент 13 задержки) поступает. на

/ вход начальной установки второго вычитающего счетчика 10 и осуществляет запись двоичного кода с выходов второго регистра 7 во второй вычитающий счетчик 10, период следования импульсов на выходе которого равен

Твых = То х, I при N!

Nõ

Е

Т

M вь<х т е ° живых = в ™ ° . Если в конце периода входного сигнала на разрядных выходах делителя 3 установлен двоичный код числа 0 < 6M< (М, то среднее значение периода следования импульсов должно быть больше

Г (Т И„, но меньше Т (М„, + 1). Среднее значение периодов выходного сигнала

Т ° N w, (М вЂ” Ь M)+To (N y + 1) д M вых.ср M

Если коэффициент умножения M = 64 и в,М = 8, то каждый восьмой период следования импульсов увеличивается на Т путем преобразования периодио ческой последовательности импульсов выходного сигнала (с помощью цифрового преобразователя 4 частоты) в последовательность из восьми импульсов (на интервале Т„ ),, которые поступают на

1305822

Формула изобретения

Составитель Ю. Максимов

Техред А.Кравчук Корректор А.Зимокосов

Редактор О. Юрковецкая

Заказ 14б3/53

Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 второй вход блока 12 и вычитают из периодической последовательности импульсов опорного генератора 2 каждый восьмой импульс, Таким образом осуществляется коррекция статической погрешности.

Умножитель частоты, содержащий последовательно соединенные опорный t0 генератор, делитель частоты и цифровой преобразователь частоты, последовательно соединенные счетчик,первый регистр памяти и первый вычитающий счетчик, последовательно соеди- 15 ненные второй регистр памяти и второй вычитающий счетчик, формирователь импульсов, триггер, блок вычитания импульсов и элемент задержки,о тл и ч а ю шийся тем, что, с 20 целью повышения точности умножения частоты, в него введен сумматор, входы первой группы входов которого соединены с соответствующими разрядными выходами счетчика, а входы второй группы входов сумматора соединены с соответствующими разрядными выходами первого вычитающего счетчика, выхоцы сумматора соединены с соответствующими информационными входами второго 30 регистра памяти, вход управления сумматора, вход управления цифрового преобразователя частоты и вход записи первого регистра памяти объединены и соединены с первым выходом формирователя импульсов, второй выход которого соединен с установочными входами делителя частоты и счетчика, с первым установочным входом триггера, с входом начальной установки первого

1вычитающего счетчика и с входом записи второго. регистра памяти, знаковый вход сумматора соединен с выходом триггера, второй установочный вход которого соединен с выходом первого вычитающего счетчика, счетный вход которого объединен со счетным входом счетчика и соединен с выходом делителя частоты, счетный вход второго вычитающего счетчика соединен с выходом блока вычитания импульсов, первый вход которого соединен с выходом опорного генератора, а второй вход блока вычитания импульсов соединен с выходом цифрового преобразователя частоты, счетный вход которого соединен с выходом второго вычитающего счетчика и входом элемента задержки, выход которого соединен с входом начальной установки второго вычитающего счетчика, выход которого является выходом умножителя частоты.