Делитель частоты с переменным коэффициентом деления

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИК (19) (11) (я) 4 Н 03 К 23/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3995297/24-21 (22) 25. 12.85 (46) 30.04,87. Бюл. 9 16 (72) Ю.В. Смирнов (53) 621.374,3 (088.8) (56) Авторское свидетельство СССР

Р 913601, кл. Н 03 К 23/бб, 1982, Патент США М 4009445, кл, 328-49, 1977.

Авторское свидетельство СССР

Ф 1132369, кл. Н 03 К 23/66, 1984. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫК

КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ ,(57) Изобретение относится к области импульсной техники и может быть использовано в устройствах автоматики и вычислительной техники. Выполнение триггера (Т) 7 счетным, счетчика 1 импульсов — в виде И 12 и 13, а также введение новых электрических связей между функциональными элементами повьппает быстродействие делителя частоты с переменным коэффициентом деления. 1 з и, ф лы, 1 ил.

1307587

Пусть в исходном состоянии счетчик 1 и триггер 7 установлены в нулевое состояние. Сигналами с выходов триггера 7 элемент 3 закрыт, а элемент 6 открыт. Код управления коэффициентом деления К записан с шины 5 в и младших ячеек памяти регистра 4.

При этом на вторую группу входов дешифратора поступает (и+1)-разрядный код заданного коэффициента деления °

55

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики H вычислительной техники.

Цель изобретения — повышение быст- 5 родействия.

На чертеже приведена электрическая структурная схема делителя частоты с переменным коэффициентом деления.

Устройство содержит счетчик 1 импульсов, счетный вход которого соединен с входной шиной 2, вход сброса— с выходом первого элемента 3 совпадения и с входом сдвига влево сдвигового регистра 4, информационные входы которого соединены с шиной 5 кода коэффициента деления, вход сдвига вправо — с выходом второго элемента

6 совпадения, первый вход которого соединен с первым выходом триггера 7, второй выход которого соединен с первым входом первого элемента 3 совпадения, второй вход которого соединен с вторым входом второго элемента 6 совпадения, входом триггера 7 и выходом третьего элемента 8 совпадения первый (инверсный) вход которого соединен с выходной шиной 9, выходом дешифратора 10 и входом элемента 11 задержки, выход которого соединен с вторым входом третьего элемента 8 совпадения; первая и вторая группы входов дешифратора 10 соединены поразрядно с выходами соответственно счетчика 1 импульсов и сдвигового ре- 35 гистра 4. Счетчик 1 импульсов содержит последовательно соединенные триггеры 12, 13, счетный вход первого из которых 12 соединен со счетным входом счетчика 1 импульсов, вход сброса которого соединен со входами сброса второго и последующих триггеров 13, выходы всех триггеров соединены с соответствующими выходами счетчика 1 импульсов. 45

Устройство работает следующим обиазом.

При поступлении «а шину 2 входных импульсов происходит заполнение счетчика 1 и на его выходах формируются коды чисел, соответствующих количеству поступивших входных импульсов, С приходом К вЂ” го входного импульса на выходе дешифратора 10 появляется сигнал единичного уровня. Этот сигнал поступает на шину 9, на первый вход элемента 8 и на вход элемента 11. На выходе элемента 8 в этом случае имеется нулевой уровень.

С приходом (К+1)-го входного импульса на выходах счетчика 1 устанавливается код числа К+1, в результате чего сигнал на выходе дешифратора

10 становится равным нулю. При этом заканчивается выходной импульс на шине 9 и снимается запрет прохождения сигналов через элемент 8. На выходе этого элемента появляется сигнал единичного уровня, который существует в течение короткого промежутка времени Т, определяемого временем задержки в элементе 11. Сигнал единичного уровня с выхода элемента 8 поступает на счетный вход триггера 7, а через открытый элемент 6 — на вход гдвига вправо регистра 4. В результате происходит сдвиг содержимого регистра 4 на один разряд вправо и на его выходах устанавливается код чис— ла 2К. В момент пропадания единичного уровня на выходе элемента 8 триггер 7 переходит из нулевого состоя— ния в единичное, в результате чего элемент 3 открывается, а элемент 6 закрывается.

С приходом 2К-го входного импульса на выходе дешифратора 10 вновь появляется сигнал единичного уровня, который, как и в первом случае, лов ступает на шину 9 и на входы элементов 8 и 11.

С приходом (2К+1)-го входного импульса сигнал на выходе дешифратора

10 стэ.новится pBBHblM нулю H следовательно, заканчивается импульс на шине 9. При этом на выходе элемента

8 формируется короткий единичный импульс, который через открытый элемент

3 поступает на вход сдвига влево регистра 4 и на вход сброса счетчика 1.

Происходит сдвиг содержимого регистра 4 на один разряд влево и установка триггеров 13 счетчика в нулевое состояние.

1307587 импульсов. формула и з обретения

1. Делитель частоты с переменным коэффициентом деления, содержащий счетчик импульсов, счетный вход которого соединен с входной шиной, вход сброса — с выходом первого элемента совпадения и с входом сдвига влево сдвигового регистра, информа30

35 импульсов .

Составитель А. Соколов

Редактор И. Рыбченко Техред М.Ходанич

Корректор Л.Пилипенко

Заказ 1641/55 Тираж 902

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Таким образом, приведение устройства в исходное состояние после подсчета первых 2К входных импульсов происходит в несколько приемов: триггер 12 устанавливается в нулевое сос- g тояние сразу после прихода 2К-го входного импульса (так как каждый четный импульс переводит его в состояние нуля), затем с приходом (2К+1)-го входного импульса триггеры 13 счет- 10 чика 1 и регистр 4 устанавливаются в исходные состояния, и, наконец, после окончания импульса сброса устанавливается в нулевое состояние триггер 7. !5

B дальнейшем работа устройства повторяется, в результате чего на его выходной шине формируются импульсы, частота следования которых прямо пропорциональна частоте входных им- 20 пульсов и обратно пропорциональна заданному коэффициенту деления, а длительность выходных импульсов определяется периодом следования входных

25 ционные входы которого соединены с шиной кода коэффициента деления, вход сдвига вправо — с выходом второго элемента совпадения, первый вход которого соединен с первым выходом триггера, дешифратор, первая и вторая группы входов которого соединены поразрядно с выходами соответственно счетчика импульсов и сдвигового регистра, выход — с первым входом третьего элемента совпадения, второй вход которого соединен с выходом элемента задержки, и выходную шину, о тл и ч а ю шийся тем, что, с целью повышения быстродействия, триггер выполнен счетным, его второй выход соединен с первым входом первого элемента совпадения, второй вход — с вторым входом второго элемента совпадения, с выходом третьего элементасовпадения и с входом триггера, причем выходная шина соединена с входом элемента задержки и с выходом дешифратора.

2. Делитель по п. 1, о т л и ч аю шийся тем, что счетчик импульсов содержит последовательно соединенные триггеры, счетный вход первого из которых соединен со счетным входом счетчика импульсов, вход сброса которого соединен с входами сброса второго и последующих триггеров, а выходы всех триггеров соединены с соответствующими выходами счетчика