Автоматизированный регулятор частоты

 

Изобретение относится к электротехнике , в частности к автоматизированному регулированию частоты генерируемого электроагрегатом перем. напряжения , м.б. использовано в автономных источниках питания. Целью изобретения является расширение функциональных возможностей регулятора частоты путем обеспечения возможности синхронизации напряжения регулируемого Crt Sat.l Риг.1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (so 4 Н 02 Р 9/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И A BTOPCHOMY СВИДЕТЕЛЬСТВУ

Риг,1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1078571 (21) 3835692/24-07 (22) 02.01.85 (46) 07.05.87. Вюл. № 17 (71) Всесоюзный научно-исследовательский и проектно-конструкторский институт электроагрегатов и передвижных электростанций (72) М.Я. Каплан (53) 621.316.728(088.8) (56) Авторское свидетельство СССР

¹ 1078571, кл. Н 02 P 9/04, 1982. (54 ) АВТОМАТИЗИРОВАННЫЙ РЕГУЛЯТОР

ЧАСТОТЫ (57) Изобретение относится к электротехнике, в частности к автоматизированному регулированию частоты гене-, рируемого электроагрегатом перем. напряжения, м.б. использовано в автономных источниках питания. Целью изобретения является расширение функциональных возможностей регулятора частоты путем обеспечения возможности синхронизации напряжения регулируемого

1309252 источника с напряжением эл. сети, а также обеспечение возможности управления включением регулируемого источника электроэнергии на параллельную работу с другими источниками. Зведение логических элементов И 20 и И вЂ” НЕ 28, элемента 21 временной задержки, параллельного регистра 22, формирователя 23 прямоугольных ронизированного с сетью, логической

Изобретение относится к электротехнике, в частности к автоматизированному регулированию частоты генерируемого электроагрегатом переменного напряжения, может быть использовано 5 для автоматического регулирования частоты автономных источников электропитания и является усовершенствованием устройства по авт.св. Ф 1078571.

Целью изобретения является расшиоение функциональных возможностей автоматизированного регулятора частоты путем обеспечения возможности синхронизации напряжения регулируемого ис15 точника электроэнергии с напряжением электрической сети, а также обеспечение возможности управления включением регулируемого источника электроэнергии на параллельную работу с другими источниками электроэнергии.

На фиг. 1 и 2 приведены структуры. å схемы автоматизированного регулятора частоты; на фиг. 3 и 4 — временные диаграммы, поясняющие принцип ра25 боты устройства.

Автоматизированный регулятор частоты содержит входной формирователь прямоугольных импульсов, генератор 2 импульсов эталонной частоты первый

30 одновибратор 3, первый счетчик 4 импульсов, вход начальной установки которого подключен к выходу входного формирователя 1 прямоугольных импульсов через первый одновибратор 3, а счетный вход — к выходу первого логического элемента И 5, делитель б час готы, первый логический элемент И-НЕ 7, который подключен своими входами к вьгходам первого счетчика 4 импульсов, а выходом связан с одним вхо4Ц схемы 24 сравнения на равно, счетчика 25 импульсов, одновибратора 26 и йнвертора 27 позволяет осуществлять подгонку частоты к эталонному значению или к частоте постороннего источника.

Кроме этого регулятор имеет дополнительный канал выявления .вхождения разности частот в допустимую область значeíèé. 1 з.п.ф-лы, 4 ил. дом первого логического элемента И 5, другой вход которого подключен к выходу генератора 2 импульсов эталонной частоты через делитель 6 частоты, два инвертора 8 и 9, первый из которых подключен к выходу входного формирователя 1 прямоугольных импульсов, а второй связан с выходом первого логического элемента И вЂ” НЕ 7, реверсивный счетчик 10 импульсов, второй логический элемент И-НЕ 11, логический элемент ИЛИ 12,, входы которых попарно объединены и подключены к выходам реверсивного счетчика IO импульсов, логическую 13 схему сравнения на равно, одни входы которой подключены к выходам реверсивного счетчика 10 импульсов, а другие — к выходам второго счетчика 14 импульса, третий логический элемент И 15 выход которого подключен к входу — Т-обратного счета реверсивного счетчика 10 импульсов, вход Т прямого счета. которого подключен к выходу второго логического элемента И 16, второй одновибратор 17 и выходной RS-триггер 18, R-вход которого подключен к выходу логической схемы 13 сравнения на равно, à S-вход— к выходу последнего разряда второго счетчика 14 импульсов через второй одновибратор 17. Первый вход второго логического элемента И 16 подключен к выходу второго логического элемента

И-НЕ 11, второй вход — к выходу первого инвертора 8, третий — к выходу второго инвертора 9, а четвертый соединен с четверть|м входом третьего погического элемента И 15, третий вход которого соединен с выходом второго инвертора 9,, второй вход — с входом

3 13092 первого инвертора 8, а первый вход— с выходом логического элемента ИЛИ 12.

1 !

Автоматизированный регулятор частоты также содержи1 входной вывод 19 управления, четвертый логический элемент И 20, элемент 21 временной задержки, параллельный регистр 22, формирователь 23 прямоугольных импульсов, синхронизированный с электрической сетью, вторую логическую схему 24 сравнения на равно, третий счетчик 25 импульсов, однавибратар 26, инвертар 27, логический элемент И-НЕ 28, D-триггер 29, пятый 30 и шестой 31 логические элементы И, дополнительный логический элемент ИЛИ 32 и дополнительный элемент 33 временной задержки. Причем объединенные четвергые входы первого и второго логических эле20 ментов И подключены или к выходу генератора 2 импульсов эталонной частоты через дополнительный делитель 34 частоты, или к одному из выходов разрядов второго счетчика 14 импульсов.

Выходы первого 7 и третьего 28 логических элементов И-НЕ через четвертый логический элемент И 20 соединены с одним из входов первого логическога элемента И 5. Входной вывод 19 управления автоматизированным регуляторам частоты подсоединен к первому входу третьего логического элемента.И-НЕ 28, через третий инвертар 27к дополнительному входу первого логического элемента И-НЕ 7 и предназна35 чен для связи с источником сигнала разрешения регулирования в режиме синхронизации. Выход второй логической схемы 24 сравнения на равно под в 4 ключен к второму входу третьего логического элемента И-HE 28, первые входы — к выходам первого счетчика 4 импульсов, вторые входы — к выходам параллельного регистра 22, входы раз- 4 рядов которого соединены с соответствующими выходами третьего счетчика 25 импульсов, а вход синхронизации через третий одновибратар 26 — с выходом формирователя 23 прямоугольных импульсов, синхронизированного с электрической сетью, счетный вход Т третьего счетчика 25 импульсов подключен к выходу делителя частоты, а вход нулевой установки через элемент 21 временной задержки — к входу третьего аднавибратара 26. Выход дополнительного логического элемента ИЛИ 32 подключен непосредственно к входу С, а

52 4 через дополнительный элемент 33 временной задержки — к входу D D-.òoèããåpa 29, первый и второй входы — соответственно к выходам пятого 30 и шестого 31 логических элементов И, первый и второй входы пятого лог,*.ческого элемента H 30 подсоединены соответ,ственна к второму и третьему входам третьего логического элемента И 15, первый и второй входы шестого логическага элемента И 3! соединены соответственно с выходами первого и второго инвертарав, выход D-триггера 29 предназначен для связи с управляющим входом устройства включения на пара11лельную работу регулируемого источника электропитания.

Устройство работает следующим образом.

В режиме автономной работы на Вх.l устройства ат источника сигнала разрешения регулирования частоты при синхронизации приходит уровень логическага 0". 8 результате на выходе третьего лс -ическаго элемента И-НЕ 28 постоянно находится уровень логической "l" и на дополнительный вход первого логическэга элемента И-НЕ 7 и на вход элемента И ?О поступают сигналы разрешающих уровней, благодаря чему сигнал на ьходе второго инвертара 9 и первого логического элемента И 5 апределяется только кодовыми комбинациями на входах первого логического элемента И-НЕ 7.!

Злектраагрегат вырабатывает напряжение П с частотой f (период Т = 1/f), которое преобразуется входным формирователем по переходу синусоиды через нулевое значение в прямоугольные импульсы длительностью Т/2, а при выполнении формирователя в виде триггера-формирователя — импульсы длительностью 1/Т и гериадом 2Т.

По заднему фронту импульсов с входного формирователя 1 первый адновибратор 3 формирует короткий импульс, устанавливакнций первый счетчик 4 импульсов в нулевое состояние. Первк и счетчик импульсов 4 отсчитывает заданное количество импульсов tq, соответствующее интервалу времени Т, па окончании которого запрещается поступление на первый счетчик 4 импульсов счетных импульсов первым логическим элементом И 5 до новой начальной установки счетчика 4. Логические элементы И 15 и 16 выделяют с помощью

1309252 инверторов 8 и 9 интервалы отклонения Т от Т с учетом знака отклонения (элемент И 16 выделяет интервал

Тэг при T > Тэт

И 15 — интервал Г = T — Т при

Тэ7 Т).

В течение интервалов на вход

+Т реверсивного счетчика 10 импульсов поступают счетные импульсы

2 полученные делением импульсов t„, а в течение интервала а эти импульсы

2 поступают на вход -Т реверсивного счетчика 10. В результате при одном знаке отклонения состояния счетчи.ка 10 увеличиваются со скоростью, пропорциональной величине отклонения, а при противоположном знаке отклонения аналогичным образом уменьшаются. Увеличение или уменьшение состояния счетчика 10 происходит до тех пор, 1 пока оно не станет равно нулю, либо пока счетчик 5 не достигнет одного из своих предельных состояний (максимального или минимального).

При достижении максимального и минимального состояний на выходе второго логического элемента И-НЕ 11 или логического элемента ИЛИ 12 появляется сигнал уровня логич е с ко го

"0", з апр ещая т аким о бр аз ом прохождение счетных импульсов на соответствующий вход счетчика 10.

Импульсы с генератора 2 импульсов эталонной частоты делятся дс получения заданной частоты следования, например 300-500 Гц. По переднему фронту полученных импульсов второй одновибратор 17 формирует короткие импульсы, устанавливающие RS-триггер 18 в единичное состояние. Второй счетчик 14 отсчитывает счетные импульсы и в момент, когда состояния его выходов полностью совпадут с состоянием выходов реверсивного счетчика 10, логическая схема 13 сравнения на равно формирует импульс, устанавливающий

RS-триггер 18 в нулевое состояние.

Таким образом, на прямом выходе RSтриггера 18 формируется импульс, длительность которого пропорциональна состоянию счетчика 10. При максимальном состоянии счетчика 10 этот импульс превращается в постоянный curIt ll нал уровня логической 1, а при минимальном — в постоянный сигнал уровня логического "0". Сигнал с выхода

RS-триггера 18 поступает через усилитель на исполнительный электромагнит, изменяя тем самым усиля электро магнита до тех пор, пока отклонение не будет устранено.

B режиме синхронизации на Вх. 1 устройстна подается уровень логической "1", который, иннертируясь третьим иннертсрсм 277, запирает первый логический элемент И-НЕ 7, формируя на его выходе сигнал уровня логической "1" нне зависимости от состоя— ния остальных его входов. Выходное состояние третьего логического элемента И-НЕ 28 н этом случае полностью определяется сигналом на его входе, подключенном к выходу второй логической схемы 24 сравнения на равно.

Соответственно на нхоп второго инвертора 9 и первого логического элемента И 5 проходит сигнал с элемента И-НЕ 28.

В режиме синхронизации формируется внешний эталонный импульс Т длительность которого совладает с

25 периодом напряжения внешнего источника Б, с которым происходит синхронизация и относительно которого осуществляется стабилизация частоты.

Достигается это следуюшим, Формирователь 23 преобразует напряжение внешнего источника У н прямоугольные импульсы длительностью Т аналогично формирователю 1. На каждом пслупери оде (фиг. 3) третий счетчик 25 отсчитывает счетные импульсы 1 общей длительностью Т,. В конце попуперисда по окончании отсчета третий однонибратор 2б формирует короткий импульс, осуществляющий перезапись информации

4О из счетчика 25 в параллельный регистр 22.

Через короткое время, необходимое для надежной записи информации н параллельном регистре 22 третий -четчик 25 импульсов устанавливается и нулевое состояние .игналом нулевого логического уроння, псданньм на е"o вход нулевой установки от формирователя 23 прямоугольных импульсов через

50 элемент 21 временной "а-держки. В результате н параллельном регистре 22 постоянно хранится текущий код длительности Т . Счетчик 4 при этом, начиная отсчет импульсов с нулевогс состояния, при подаче импульса с однонибратора 3 по соотнетстнующему фронту импульса с формирснателя 1 считает дс тех пор, пока кодовая комбинация на его выходах не совпадает с ксмси1309252 нацией на соответствующих выходах параллельного регистра 22. Сравнение кодовых комбинаций осуществляется логической схемой 24 сравнения на равно, на вь|хаде которой формируется уровень логической "1" при равенстве кодов на его входах А,...А„ и В„...В„. В этот момент сигнал с выхода элемента 24 инвертируется и поступает на первый логический элемент И 5, запрещая па- 10 ступление счетных импульсов на вход счетчика 4. В результате формируется эталонный импульс Т = T, но сдвинутый так, что его один фронт всегда совпадает с соответствующим фронтом 15 импульса Т с формирователя (фиг.3).

Логическими элементами И I5 и 16 в этом случае выделяется уже сигнал разности Т-Т, и регулирование частоты осуществляется так, чта разность пе- 20 риодов Т-Т стремится к нулю.

При этом скорость отработки рассогласования пропорциональна величине отклонения Т вЂ” Tc что позволяет осуществлять подгонку частоты при синхронизации без перерегулирования и возникновения неустойчивых режимов.

Для выявления вхождения разности частот синхронизируемых источников электропитания в допустимую для включения на параллельную работу зону устройство содержит канал выявления зоны разности частот. Действительная зона разности частот выявляется по текущему интервалу дТ = Т вЂ” Т (фиг.4).35

Выделение дТ осуществляется логическими элементами И 30 или 31 (при

Т ). Т импульс аТ формируется на выходе логического элемента И 31, при

Т (Т„ импульс дТ формируется на вы- 40 ходе логического элемента И 30).

Сигналы с логических элементов И 30 и 31 объединяются логическим элементам ИЛИ 32, на выходе которого формируется импульс, соответствующий текущей абсолютной величине разности частот. Полученный импульс аТ сравнивается с заданным интервалом Г, определяющим величину допустимой зоны дГ о„.

Сравнение Осуществляется В-три е-" " 5O рам 29.

2. Регулятор по п. 1, а т л и ч аю шийся тем, что введены Э-триггер, пятый и шестой логические элементы И, дополнительный логический элемент ИХЫ и дополнительный элемент временной задержки, причем выход дополнительного логического элемента

ИЛИ подключен непосредственно к входу

В случае, если дТ (i на Вых. 2 присутствует уровень логической "1", указывающий на то, что ьГ (LLf 55

Таким образам, предлагаемое устрОистВО обладает расширенными функциональными возможностями и позволяет осуществлять синхронизацию источников электропитания переменного тока а также определить момент, когда разность частот источников электропитания имеет величину, позволяющую осуществить включение источников электропитания на параллельную рабату.

Ф о р и у л а и з О б р е ения

1. Автоматизированный регулятор частоты пс авт.св. N.- 1078571, о т— л и ч а ю шийся тем, что, с целью расширения функционалъных возможностей, QE\ снабжен входным выводом управления, в нега введены четвертый логический элемент И, элемент временной задержки, параллельный регистр, формирователь прямоугольных импульсов, вторая логическая схема сравнения на равна. третий счетчик импульсов, одновибратор, инвертор, логические элементы И-НЕ, первый логический элемент И-НЕ снабжен дополнительным входом, причем выходы первого и третьего логических элементов И-НЕ соединены с одним из входов первого логическага элемента И через четвертый логический элемент И, входной вывод управления автоматизированным регулятором частоты подсоединен к первому входу третьего логического элемента

И-НЕ через третий инвертор — к допол",.

I нительнаму входу первого логического элемента И-НЕ, выход второй логической схемы сравнения на равно подключен к второму входу третьего логического элемент" И-НЕ, первые входы— к выходам первого. счетчика импульсов, I вторые входы — к выходам параллельного регистра, входы разрядов которого соединены с соответствующими выходами третьего счетчика импульсов, а вход синхронизации через третий одновибратор — с выходом формирователя прямоугольных импульсов, счетный вход тре ьего счетчика импульсов подключен к ьыходу делителя частоты, а вход нулевой установки через элемент временной задержки — к входу третьего одновибратора.

9 1309252 10

С, а через дополнительный элемент логического элемента И, первый и втовременМой задержки — к входу D D-триг" рой входы шестого логического элеменгера, первый и второй входы — соот- та И соединены соответственно с выховетственно к выходам пятого и шестого дами первого и второго инверторов, логических элементов И, первый и вто" 5 выход D-триггера предназначен для рой входы пятого логического элемен- . связи с управляющим входом устройства ra И подсоединены соответственно к включения на параллельную работу ревторому и третьему входам третьего гулируемого источника электропитания.

1309252 е е

Составитель А. Акимов

Редактор И. Николайчук Техред N.Õîäàíè÷ Корректор М. Пожо

Заказ 1803/53 Тираж бб1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4