Устройство синхронизации последовательности импульсов

 

Изобретение относится к электротехнике . Цель изобретения - повышение помехозащищенности. Устр-во содержит коммутатор I, эл-ты И 2 и 3, эл-ты ИЛИ 4 и 5, формирователь (Ф) 6 последовательности импульсов, Ф 7 коротких импульсов, г-р 8 тактовых импульсов, счетчики 9 и 10, триггеры 11-14, Ф 15 и 16 управляющих импульсов и дешифраторы 17-22. Повыше1ше помехозащищенности устр-ва в режиме синхронизации достигается за счет открытия входа устр-ва только в момент прихода импульса серии. В засинхронизированном режиме цель достигается путем уменьшения длительности открытого состояния входа с времени, несколько превышающего интервал между импульсами в серии, до времени, чуть превьщ1ающего дпительность импульса в серии. 1 ил. (Л 8м1о9 ю ел

СОЮЗ СОВЕТСКИХ

Со 1ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (II) (51)4 Н 04

ОПИСАНИЕ ИЗОБРЕТ

К ABTOPGKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3979124/24-09 (22) 20.11.85 (46) 23.05.87. Бюл. В 19 (7l) Кыштымский радиозавод (72) А.Ю.Баранов (53) 621.394.662(088,8) (56) Авторское свидетельство СССР

9 105808), кл. Н 04 Ь 7/04, 1982. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ (57.) Изобретение относится к электротехнике. Цель изобретения — повы« шение помехоэащищенности. Устр-во содержит коммутатор 1, зл-пы И 2 и

3, эл-ты ИПИ 4 и 5, формирователь (Ф) 6 последовательности импульсов, Ф 7 коротких импульсов, г-р 8 тактовых импульсов, счетчики 9 и 10, триггеры 11-14, Ф 15 и 16 управляющих импульсов и дешифраторы 17-22. Повышение помехоэащищенности устр-ва в режиме синхронизации достигается эа счет открытия входа устр-ва только в момент прихода импульса серии. В засинхрониэированном режиме цель достигается путем уменьшения длительности открытого состояния входа с времени, несколько превышающего интервал между импульсами .в серии, до времени, чуть превышающего длительность импульса в серии. I ил.

1312751

Изобретение относится к электротехнике и может использоваться в импульсной технике, системах цифровой автоматики, системах передачи информации, а также для синхронизации работы приемоиндикаторов радионавигационных систем под сигналы наземных станций.

Цель изобретения — повышение помехозащищенности.

На чертеже представлена структурная электрическая схема устройства.

Устройство синхронизации последовательности импульсов содержит коммутатор 1, первый и второй элементы

И 2 и 3, первый и второй элементы .

ИЛИ 4 и 5, формирователь 6 последовательности импульсов, формирователь 7 коротких импульсов, генератор 8 тактовых импульсов, первый счетчик 9, второй счетчик 10, первый, второй, третий, четвертый триггеры 11-14, первый и второй формирователи 15и 16 управляющих импульсов, первый, вто25 рой, третий, четвертый, пятый и шестой дешифраторы 17-22.

Устройство синхронизации последовательности импульсов работает следующим образом.

На вход формирователя 6 поступает входная последовательность импульсов, состоящая из серии четырех импульсов, длительностью 0,1 с, следующих через время t = 2,5 с с периодом

35 следования t = 20 с, которая на выходе формирователя 6 по амплитуде получается пригодной для дальнейшей обработки.

В момент включения устройство пе-. реходит в режим синхронизации (поиска первого импульса серии), во втором периоде серии оно опрЕделяет первый импульс последовательности и, на- 45 чиная с третьего периода, на выход устройства поступает серия импульсов без помех и засинхронизированная под входную серию последовательности импульсов, подтверждая тем, что устройство засинхронизировалось.

В случае пропадания на входе устройства первого импульса серии (вследствие действия помех) после синхронизации пОд ВхОдную пОследОва тельность серии импульсов, устройство автоматически запрещает подачу на выход серии последовательности импульсов и переходит в режим синхронизации под входную последовательность импульсов.

Рассмотрим работу устройства более детально, После включения питания с приходом на вход устройства любого импульса, оно переходит в исходное состояние режима синхронизации. При этом п положительный импульс с выхода формирователя 6 поступает на первые входы первого и второго элементов И 2 и 3, также на R-вход четвертого триггера !

4. Единичный и нулевой потенциал соответственно с прямого и инверсного выходов второго триггера 12 поступают соответственно на вторые входы первого и второго элементов И 2 и 3, соот— ветственно разрешая и запрещая про-. хождение на их выходы импульса с выхода формирователя 6. Поэтому положительный импульс с выхода первого элемента И 2 через первый элемент ИХИ

4 поступает на R-вход первого триггера 11 и переводит его в нулевое состояние.-При этом в момент изменения состояния первого триггера 11 короткий импульс с выхода формирователя

7 поступает на R-входы первого и второго счетчиков 9 и 10, устанавливая их в нулевое состояние.

С выхода генератора 8 импульсы .

N частоты f = ----- = 1 кГц поступают

2 " т на тактовый вход первого счетчика 9 емкостью N = 2 t> f =20х20х1000

40000, вызывая изменение его состояния.

С выхода первого счетчика 9 параллельный восьмиразрядный код восьми старших разрядов поступает на выходы первого и второго формирователей 15 и 16 управляющих импульсов, первого, второго, третьего, четвертого, пятого и шестого дешифраторов

17-22.

Предположим, что на вход устройства синхронизации после включения питания первым поступал четвертый импульс серии, Тогда с выхода втсрого формирователя 15 импульсов управления на S-вход четвертого триг гера 14 через время С = 2,5 с и 1

= 5 с поступает положительный импульс длительностью " = 0,25 с и не изменяет его состояния.

Через время t = 12,25 с с выхода третьего дешифратора !9 на второй вход коммутатора и пятого де13127

3 шифратора 21 поступает единичный потенциал, запрещающий работу пятого дешифратора 21 и разрешающий прохождение импульсов с входов коммутатора

l на его выход. С выхода второго счетчика IO двухразрядный параллельный код его нулевого состояния поступает на СО-вход коммутатора 1, разрешая прохождение импульса только с второго входа на выход коммутатора 1.10

Положительный импульс с выхода коммутатора 1 через второй элемент ИЛИ

5 поступает на S-входы первого, второго и третьего триггеров 11-13. При этом по положительному фронту импуль-15 сов первый триггер !1 переходит в единичное состояние, а второй и третий трйггеры 12 и 13 сохраняют единичное состояние.

Таким образом, непосредственно перед поступлением на вход устройства на 12,5 с первого импульса серии оно переходит в исходное состояние.

Предположим, что на вход устройства синхронизации после включения питания первым поступает третий импульс серии, под действием которого устройство срабатывает точно так же, как описано выше. Через время t=2,5 с с выхода второго формирователя 15 поступает положительный импульс длительностью " = 0,25 с íà S-вход четвертого триггера 14, íà R-вход которого с выхода формирователя 6 в это время поступает четвертый импульс серии длительностью 0,1 с и переводит четверть|й триггер 14 в нулевое состояние. При этом отрицательный перепад напряжения с выхода четвертого триггера 14 поступает на Т-вход второго счетчика 10 и изменяет его состояние на единицу. По окончании положительного импульса поступившего 45 на -вход четвертого триггера 14, этот триггер под действием нулевого потенциала переходит в единичное состояние.

Двухраэрядный код единичного состояния второго счетчика 10 поступает на СО-вход коммутатора 1, разрешая прохождение на выходе его импульса только с первого входа коммутатора 1. Поэтому через время t = 14,75 с у с выхода шестого дешифратора 22 через коммутатор I и второй элемент

ИЛИ "5 на S-входы первого, второго и третьего триггеров 11-13 поступает положительный импульс, по положительному фронту которого первый триггер

11 переходит в едииичное состояние, второй и третий триггеры 12 и 13 сохраняют свое единичное состояние, Следовательно, и в этом случае непосредственно перед поступлением на вход устройства на 15 с первого импульса серии оно переходит в исходное состояние.

При этом отрицательный перепад напряжений с выхода четвертого триггера 14 поступает на Т-вход второго счетчика 10 и изменяет его состояние на единицу. По окончании положитель-. ного импульса, поступившего на S-вход четвертого триггера 14, этот триггер под действием нулевого потенциала переходит в единичное состояние.

Двухраэрядный код вторичного состояния второго счетчика 10 поступает на С0-вход коммутатора 1, запрещая прохождение на выход его импульсов с первого и второго выходов. Поэтому через время t = 17,25 с с выхода четвертого дешифратора 20 через второй элемент ИЛИ 5 на S-входы первого, второго и третьего триггеров

11 — 13 поступает положительный им- . пульс, по положительному фронту которого первый триггер 11 переходит в единичное состояние, а второй и третий триггеры 12 и 13 сохраняют свое единичное состояние. Следовательно, и в этом случае непосредственно перед поступлением на вход устройства на

17,5 с первого импульса серии оно переходит в исходное состояние.

Таким образом, в любом случае устройство автоматически, начиная с второго периода, находит первый импульс серий.

Рассмотрим работу устройства при поступлении первым на вход его первого импульса серии после включения.

После прихода первого, второго и третьего импульса серии устройство сработает точно так, как и в предыдущем случае. Четвертый импульс серии .в момент времени t = 7,5 с с выхода формирователя 6 поступает на

R-вход четвертого триггера 14, не изменяя его единичного состояния, попоступает также на первые входы первого и второго элемента И 2 и 3.

При этом второй элемент И 3 закрыт, а первый элемент И 2 открыт сигналами с выходов второго триггера 12.

1312751

Поэтому с выхода первого элемента

И 2 положительный импульс через первый элемент ИЛИ 4 поступает íà Rвход первого триггера II, подтверждая его нулевое состояние ° Точно так же, как и в пцедыдущем случае, в момент времени t = 17,25 с по положительному фронту импульса, поступившего с выхода четвертого дешифратора

20, через второй элемент ИЛИ 5 на

$-входы первого второго и третьего триггеров первый триггер 11 переходит в единичное состояние. Через время С = 17,75 с положительный импульс с выхода первого дешифратора

17 поступает на R-вход второго триггера 12 и переводит его в нулевое состояние. При этом нулевой и единичный сигналы соответственно с прямого и инверсного выходов второго триггера 12 поступают соответственно на первый элемент И 2, закрывая

em, и на третий вход второго элемента И 3. Следовательно импульсы помех, поступающие на вход устройства с момента времени t = 17,75 с момента времени t = 19,75 с, не поступают на выходы первого и второго элементов И и не приводят к рас синхронизации устройства. Начиная с момента времени t = 19,75 с до С вЂ” 20,25 с с выхода второго формирователя !6 управляющих импульсов на второй вход второго элемента И 3 поступает единичный потенциал.

Поэтому первый импульс серии, пришедший на вход устройства во время

20 с, поступает на Б-вход четвертого триггера 14, не изменяя его состояния, и на первые входы закрытого первого элемента И 2 и открытого второго элемента И 3.

С выхода второго элемента И 3 положительный импульс поступает на

R-вход третьего триггера 13, переводя его в нулевое состояние, а также через первый элемент ИЛИ 4 — на Н-вход первого триггера !3, устанавливая его в нулевое состояние.

В момент перехода первого триггера ll в нулевое состояние формирователь 7 вырабатывает короткий импульс, который поступает на R-входы первого и второго счетчиков 9 и 10, устанавливая их в нулевое состояние.

Нулевой потенциал с выхода третьего триггера 13 поступает на DE-вход коммутатора 1, запрещая прохождение

f0

f5

40 на его выход сигналов с любого входа коммутатора 1, поступает также на

DE-вход пятого дешифратора 21> разрешая подачу эасинхронизированных под входную последовательность сигналов, свободных от помех, на выход устройства.

После синхронизации устройство работает в последующих периодах так же, как описано в предыдущем случае, за исключением того, что первый, второй и третий триггеры ll 13 в момент времени t = 17,25 с под действием положительного фронта импульса, поступающего на $-входы через второй элемент ИЛИ 5, с выхода четвертого дешифратора 20 переходят в единичное состояние даже в случае, если вследствие действия помех на вход устройства не поступают второй, третий и четвертый импульсы серии одновременно.

Рассмотрим работу устройства после синхронизации в случае пропадания первого импульса серии вследствие действия помех.

Если в течение времени с С=19,75 с по t=20 25 с открытого состояния второго элемента И 3, на вход устройства не поступает импульс, то первый и третий триггеры 11 и. 13 сохраняют свое единичное состояние. В момент времени t = 20 5 с выхода второго дешифратора 18 положительный импульс через второй элемент ИЛИ 5 поступает на $-входы первого, второго и третьего триггеров, переводя второй триггер 12 в единичное состояние и подтверждая единичное состояние второго

) и первого триггеров 12 и 11. Следовательно, устройство автоматически переходит в исходное состояние режима синхронизации.

Повышение помехозащищенности предлагаемого устройства по сравнению с известным в режиме синхронизации достигается за счет открытия входа устройства только в момент прихода импульса серии.

В засинхронизированном режиме помехозащищенность устройства повышается благодаря уменьшению длительности открытого состояния с времени, несколько превышающем интервал между импульсами в серии, до времени, чуть превьппающем длительность импульса в серии.

13127

Составитель Н,Лебедянская

Техред Л.Олейник Корректор А.Тяско

Редактор Е.Папп

Заказ 1980/56 Тираж 639 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4

Формула изобретения

Устройство синхронизации послеI довательности импульсов, содержащее первый и второй элементы И, формирователь входной последовательности импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с первым и вторым !О входами первого элемента ИЛИ, выход которого подключен к R-входу первого триггера, выход которого через формирователь коротких импульсов соединен с входом первого счетчика, тактовый вход которого соединен с выходом генератора тактовых импульсов, а выход первого счетчика соединен с входами первого, второго, третьего, четвертого и пятого дешифраторов, при этом первый и второй вывыходы второго триггера подключены к вторым входам соответственно первого и второго элементов И, а R- u S-вхо25 ды второго триггера подключены соответственно к выходу первого дешифратора и к выходу второго элемента

ИЛИ, первый и второй входы которого соединены с выходами второго и четвертого дешифраторов, выход второго элемента И подключен к R-входу третьего триггера, S-вход которого соеди5L 8 нен с S-входами первого и второго триггеров, а также четвертый триггер, при этом вход формирователя . входной последовательности импульсов и выход пятого дешифратора являются соответственно входом и выходом . устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности, введены коммутатор, второй счетчик, шестой дешифратор, первый и второй формирователи управляющих сигналов, при этом вход первого счетчика соединен с входом второго-счетчика, тактовый вход которого соединен с выходом четвертого триггера, R — и S-входы которого соединены соответственно с выходом формирователя входной последовательности импульсов и выходом первого формирователя управляющих сигналов, вход которого соединен с выходом первого счетчика и входом второго формирователя управляющих сигналов, выход которого соединен с третьим входом второго элемента И, при этом выходы третьего триггера, второго счетчика, третьего и шестого дешифраторов подключены к соответствующим входам коммутатора, выход которого соединен с вторым входом второго элемента ИЛИ, выход третьего триггера соединен с вторым входом пятого дешифратора.