Устройство для поиска максимального числа

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве составной части блока нормализации порядка чисел с плавающей запятой в ЭВМ, комплексах и системах на модулях с большой степенью интеграции. Целью изобретения является повышение быстродействия. Устройство содержит п регистров 1, п коммутаторов 2, п групп элементов И 6-9, п групп эле (Л 00 СА: 00 .iU

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (19) (111 (5И 4 G 06 F 7/04

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (. +fr

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2t (21) 3937435/24-24 (22) 29,07 ° 85 (46) 30.05.87. Бюл. N- 20 (71) Киевский политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) В.И.Корнейчук, О.В.Журавлев, В.Н.Сороко и А.Г.Езикян (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

¹ 1105886, кл. G 06 F 7/04, 1983.

Авторское свидетельство СССР № 877523, кл. G 06 F 7/04, 1980. (54) УСТРОЙСТВО ДЛЯ ПОИСКА МАКСИ11АЛЬНОГО ЧИСЛА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в качестве составной части блока нормализации порядка чисел с плавающей запятой в ЭВ11, комплексах и системах на модулях с большой степенью интеграции.

Целью изобретения является повышение быстродействия. Устройство содержит

tl регистров 1, и коммутаторов 2, и групп элементов И 6-9, п групп эле1314334 ментов ИЛИ 5, генератор импульсов !2, управляющий триггер 14, дешифратор

l5 многовходовый элемент ИЛИ 17. Основной принцип работы предложенной структуры заключается в применении для поиска максимального числа пораз—

Изобретение относится к автомати-. ке и вычислительной технике, в частности к устройствам сортировки, и может быть использовано в качестве составной части блока нормализации 5 порядка чисел с плавающей запятой в

ЭВИ, комплексах и системах на модулях с большой степенью интеграции.

Цель изобретения — повышение быстродействия устройства.

1О

На чертеже представлена блок-схема предлагаемого устройства для поиска максимального числа.

Устройство содержит и регистров !

1, и коммутаторов 2,,входы 3 чисел устройства, группу триггеров 4, группу элементов ИЛИ 5, группы элементов

И 6, 7 и 8, 9 группу триггеров 10, элемент И 11, генератор 12 импульсов, 20 элемент 13 задержки, управляющий триггер 14, дешифратор 15, управляющий элемент ИЛИ 16, многовходовый элемент ИЛИ 17, группу элементов

ИЛИ 18, выход 19 "Конец работы".. вы— и ходы ?О устройства, выход 2) Начало работы", сдвиговый регистр 22.

Устройство работает следующим образом.

It

По сигналу "Начало работы, поступающему по входу 21, с информационных входов устройства 3 на регистры поступают двоичные числа, подлежащие анализу на максимум. По сигналу Начало работы"

35 сдвиговый регистр 22 устанавливается в исходное полевение оlQ...О";

k+I триггеры 7 устанавливаются в "1",триг- 4Q гер !4 устанавливается в "1", Единица соответствующего разряда сдвигового регистра 22 управляет подключением через коммутаторы 2.i к рядного анализа сравниваемых чисел с использованием счетных триггеров.

При этом разрываются цепи распространения переноса при анализе группы чисел,что значительно сокращает время поиска максимального числа. 1 ил. входам соответствующих счетных триггеров 4.i выходов соответствующих разрядов регистров l.i анализируемых чисел.

Единичный сигнал на выходе триггера 14 управления через элемент И 11 и соответствующие элементы И 8.i подключает генератор 12 к счетным входам триггеров 4.i. Одновременно на входе соответствующих триггеров

4.i через коммутатор подается парафазный код выходов первого разряда соответствующих регистров анализируемых чисел 1.i. В зависимости от содержимого разряда соответствующего регистра l.i триггеры 4.i устанавливаются в 1 или "0".

С нулевых выходов триггеров сигнал поступает на входы дешифратора

15,.который формирует сигналы двух видов:

Сигнал ф "., если счетный триггер 4 устанавливался в " ф ", т.е. у одного из анализируемых чисел данный разряд единичный.

Сигналы, свидетельствующие о том, что в состоянии ф " в данном такте установили единственный i-й триггер

4.i т.е. только у одного анализируемого числа данный разряд единичный °

В последнем случае это число будет максимальным и сигнал с соответствующего выхода дешифратора 15 через соответствующий элемент ИЛИ 5 подается на управляющий вход регистра

l.i анализируемых чисел и код числа с этого регистра поступает на группу элементов ИЛИ 18 и далее на информационные выходы 20 устройства.

При этом сигнал с выхода дешифратора 15 через элементы ИЛИ 17 и 16 подается на нулевой вход триггера 14, 3 1314334 4 устанавливая его в "0 и тем самым элементы И 9.1 и элементы 5.х постуотключает генератор от схемы.

Одновременно этот сигнал является сигналом конца работы. Устройство заканчивает свою работу и готово 5 к анализу следующего набора чисел.

В случае, если в "g" установлены все или несколько счетных триггеров

4.д происходит следующее.

Единичные сигналы с нулевых выхоf0 дов триггеров 4.i подаются на входы дешифратора 15, который формирует сигнал "9", поступающий на входы всех элементов И 6 ° i Если при этом

15 на вторые входы соответствующих элементов 6.i подается единичный сигнал с выходов, соответствующих триггеров

4.i, то на выходе элементов И б.i формируется единичный сигнал, устанавливающий в 9 соответствующие

1В н 20 триггеры 10.i Тем самым соответствую— щий счетный триггер 4. i и регистр

1. i анализируемого числа отключаются от схемы, а именно от дешифратора

15 и генератора 12, так как нулевой сигнал с выхода триггера 1О.i подается на входы соответствующих элементов

И 7.i, 8.i и 9.i. Таким образом, число на соответствующем регистре исклю-3 чается из анализа.

В случае, если все счетные триггеры 4.i установятся в "1" т.е. со— ответствующий разряд всех анализируемых чисел нулевой, отключение регистров 1.i не происходит, так как сигнал

9" дешифратором сформирован не будет.

После анализа состояния триггеров

4.i и отключения регистров 1.i на вход сдвига сдвигового регистра 22 поступает задержанный на элементе

1 .3 задержки сигнал с генератора )2.

Содержимое сдвигового регистра 22 сдвигается на один разряд вправо. Таким образом, в следующем такте к входам соответствующих счетных триггеров 4. . через коммутаторы 2.i будут подключены выходы следующих разрядов соответствующих регистров анализируемых чисел 1.i.

Далее генератор 12 генерирует следующий импульс и описанный процесс повторяется. Если ситуация возникновения единственного нуля -на счетных тригГерах 4.i не возникла, то как только в (k+1)-м разряде сдвигового регистра 22 появляется единица, этот единичный сигнал через пает на управляющие входы всех неотключенных регистров 1.i анализируемых чисел и коды чисел с этих регистров поступают на блок элементов ИЛИ 18 и далее на информационные выходы устройства. Единичный сигнал через элемент ИЛИ 16 поступает на нулевой вход триггера 14 управления, отключая при этом генег ратор 12 от схемы. Этот же сигнал одновременно является сигналом "Конец работы". Таким образом, устройство закончило полный цикл работы и готово к сортировке очередного набора.

Формула изобретения

Устройство для поиска. максимального числа, содержащее и регистров, где и — количество сравниваемых чисел, управляющий регистр, четыре группы элементов И, группу элементов ИЛИ, управляющий элемент ИЛИ, группу выходных элементов ИЛИ, элемент задержки, причем первые входы элементов И первой группы объединены, первые входы i-х-элементов И, где

i = 1,2,...,n, второй и третьей групп объединены, выход управляющего элемента ИЛИ соединен с первыми входами элементов И четвертой группы, отличающееся тем, что, с целью повышения быстродействия, управляющий регистр выполнен сдвиговым и в устройство введены и коммутаторов, две группы триггеров, управляющий триггер, управляющий элемент

И, дешифратор, многовходовый элемент

ИЛИ и генератор импульсов, выход которого соединен с первым входом управляющего элемента И, выход которого подключен к вторым входам элементов И четвертой группы и через элемент задержки соединен с входом управления сдвигом сдвигового регистра, выход g-го разряда которого, где 1 = 1,2,...,m, m — разрядность чисел, соединен с 3-м управляющим входом i-ro коммутатора, -й информационный вход которого подключен к выходу j-ro разряда i-го регистра, информационные входы которого являются входами i-ro числа устройства, вход начала работы устройства подключен к входам разрешения записи регистров, входу начальной установ1314334

Составитель Е.Иванова

Техред М.Ходанич Корректор И. 11!улла

Редактор Ю.Середа

Заказ 2214/49 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно †полиграфическ предприятие, г.Ужгород, ул.Проектная, 4 ки сдвигового регистра и входам установки в единичное состояние триггеров первой группы и управляющего триггера, прямой выход которого соединен с вторым входом управляющего элемента И, а вход установки в "0" подключен к выходу управляющего элемента И и к выходу конца работы уст. ройства, прямой и инверсный выходы

I i-го коммутатора соединены с входами установки соответственно в "0" и

i-го триггера второй группы, прямой и инверсный. выходы которого подключены к вторым входам 1 х элементов И соответственно первой и второй групп, выход 1-го элемента

И первой группы соединен с входом установки в 0 i-ro триггера nepIl II вой группы, прямой выход которого подключен к первым входам i-x элементов И второй и третьей групп и второМу входу 1-го элемента И четвертой группы, выход которого соединен с первым входом i-ro элемента ИЛИ группы, выход которого соединен с входом разрешения считывания i-ro регистра, выход i-го элемента и третьей группы подключен к счетному входу i-ro триггера второй группы, выходы элементов И второй группы соединены с соответствующими входами дешифратора, m выходов которого соединены с вторыми входами соответствующих элементов ИЛИ группы и входами многовходового элемента ИПИ, выход которого соединен с первым входом управляющего элемента ИЛИ, второй вход которого подключен к выходу (m+1)-го разряда сдвигового регистра, (m+1)-й выход депифратора подключен к первым входам элементов

И первой группы, выходы J-х разря—

20 дов регистров соедине с входами

j-го выходного элемента ИЛИ группы, выход которого является выходом J-ro разряда максимального числа устройства.