Устройство аналого-цифрового преобразования

 

Изобретение относится к аналогоцифровым преобразователям и может быть использовано в технике физического эксперимента , в частности в ядерной электронике, а также в вычислительной технике, гидролокации , радиолокации и технике связи. В устройство, содержащее последовательный аналого-цифровой преобразователь (АЦП) 1, блок 2 аналогового вычитания, первый цифроаналоговый преобразователь (ЦАП) 3„ параллельный АЦП 4, блок 5 памяти, шину 6 выходного сигнала, аналоговый переключатель 7, шину 8 входного сигнала, второй ЦАП 9, шину 10 эталонного кода, с целью повышения точности преобразователя, введены арифметико-логическое устройство 11 и цифровой коммутатор 12. 1 з.п. ф-лы, 2 ил. оз со ьо CD Фиг,1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1319279 (50 4 Н 03 М 1 06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АBTOPGHOMY СВИДЕТЕЛЬСТВУ (21) 3926298/24-24 (22) 10.07.85 (46) 23.06.87. Бюл. № 23 (72) И. В. Ложкин (53) 621.325(088.8) (56) Патент Франции № 2310036, кл. Н 03 К 13/02, 1977.

Авторское свидетельство СССР № 1159161, 19.06.84. (54) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к аналогоцифровым преобразователям и может быть использовано в технике физического эксперимента, в частности в ядерной электронике, а также в вычислительной технике, гидролокации, радиолокации и технике связи. В устройство, содержашее последовательный аналого-цифровой преобразователь (АЦП)

1, блок 2 аналогового вычитания, первый цифроаналоговый преобразователь (ЦАП) 3„ параллельный АЦП 4, блок 5 памяти, шину

6 выходного сигнала, аналоговый переключатель 7, шину 8 входного сигнала, второй

ЦАП 9, шину 10 эталонного кода, с целью повышения точности преобразователя, введены арифметико-логическое устройство 11 и цифровой коммутатор 12. 1 з.п. ф-лы, 2 ил.

1319279

Изобретение относится к аналого-цифровым преобразователям и может быть использовано в технике физического эксперимента, в частности в ядерной электронике, а также в вычислительной технике, гидролокации, радиолокации и технике связи.

Целью изобретения является повышение точности преобразования.

На фиг. 1 представлена функциональная схема устройства аналого-цифрового преобразования; на фиг. 2 — функциональная схема арифметико-логического устройства (АЛУ) .

Устройство содержит последовательный аналого-цифровой преобразователь (АЦП) 1, блок 2 аналогового вычитания, первый цифроаналоговый преобразователь (ЦАП) 3, параллельный АЦП 4, блок 5 памяти, шину 6 выходного кода, аналоговый переключатель 7, шину 8 входного сигнала, второй ЦАП 9, шину 10 эталонного кода, арифметико-логическое устройство (АЛУ) 11, цифровой коммутатор 12, первый регистр 13, первые входы 14 АЛУ, компаратор 15, первые выходы 16 АЛУ, второй регистр 17, вторые входы 18 АЛУ, сумматор 19, вычитатель

20, делитель 21 на два и вторые выходы

22 АЛУ.

Устройство АЦП работает следующим образом.

В режиме калибровки с шины 10 эталонного кода последовательно изменяющиеся кодовые слова поступают на входы второго ЦАП 9, выходное напряжение которого через аналоговый переключатель 7 поступает на вход параллельного АЦП 4 и одновременно на вход блока 2 аналогового вычитания, в котором выделяется разность выходных напряжений первого ЦАП 3 и второго ЦАП 9, причем выходное напряжение первого ЦАП 3 является аналоговым эквивалентом цифрового слова, поступив.иего иа него с параллельного АЦП 4.

Разность выходных напряжений второго ЦАП 9 и первого ЦАП 3 кодируется последовательным АЦГ1 1. Цифровое слово с выхода последовательного АЦП 1 поступает в АЛУ 11, где оно попадает на информационные входы первого регистра 13 и одновременно на вторые входы компаратора

15. B момент несовпадения цифровых слов на первом и втором входах компаратора 15 он вырабатывает импульс.

В этот момент на выходе второго регистра 17 присутствует цифровое слово эталонного кода, которое появилось там сразу же после поступления на его вход переноса предыдущего импульса с выхода комиаратора 15.

Вычитатсль 20 вычисляет разность этого цифрового слова и текущего эталонного кода, который поступает на первые входы 14

АЛУ с шины 10 эталонного кода. После делителя 21 на два на первые входы сумматора 19 поступает цифровое слово, которос

55 соответствует половине разности эталонных кодов между последовательными во времени изменениями цифрового слова на выходе последовательного АЦП 1.

Таким образом, с сумматора 19 на первые выходы 16 АЛУ поступает цифровое слово, соответствующее среднему эталонному коду между последовательными во времени изменениями цифрового кода на выходе последовательного АЦП 1. На втором выходе 22 АЛУ в этот момент времени присутствует цифровое слово, которое соответствует предыдущему состоянию выхода последовательного АЦП 1. Это цифровое слово через цифровой коммутатор 12 поступает на вторые (младшие) адресные входы блока

5 памяти, на первые (старшие) адресные входы поступает цифровое слово с выходов параллельного АЦП 4.

Поэтому в блок 5 памяти по адресу, соответствующему предыдущему состоянию последовательного АЦП 1 (младшие разряды) и параллельного АЦП 4 (старшие разряды), записывается информация, которая соответствует среднему из эталонных кодов между последовательными во времени изменениями цифрового кода на выходе последовательного АЦП 1.

Таким образом, в режиме калибровки

АЦП в целом калибруется более точным высокоразрядным ЦАП 9. Такая калибровка проводится периодически во время работы, чтобы учесть не только неточность отдельных элементов, но и их температурную нестабильность. При этом быстродействие второго ЦАП 9 может быть существенно ниже быстродействия преобразователя в целом, что значительно облегчает его разработку.

В рабочем режиме сигнал с шины 8 входного сигнала через аналоговый переключатель 7 поступает одновременно на вход параллельного АЦП 4 и на второй вход блока

2 аналогового вычитания, в котором выделяется разность входного сигнала и выходного напряжения первого ЦАП 3. Это выходное напряжение является аналоговым эквивалентом цифрового слова, поступающего на первый ЦАП 3 с параллельного

АЦП 4, Сигнал с выхода блока 2 аналогового вычитания кодируется последовательным

АЦП 1 и через цифровой коммутатор 12 в качестве кодов младших разрядов поступает на вторые адресные входы блока 5 памяти. На первые адресные входы блока 5 памяти в качестве кодов старших разрядов поступает цифровое слово с выходов параллельного АЦП 4. Цифровое слово с выходов считывания блока 5 памяти является выходным сигналом устройства АЦП и поступает на шины 6 выходного кода.

Таким образом, работа предлагаемого устройства аналого-цифрового преобразования характеризуется тем, что в рабочем ре1319279

Формула изобретения !б

Аиа. Г

Составитель !О. Спиридонов

Редакlr>p A Шандор Техред И. Верее Корректор Л. Oo! i >ар

Заказ 9531, 56 Тираж 901 Г!одписное

1>111! ИПИ Госу.дарственного комитета СССР по дела» изобретений II открытий

1! 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4, 5

Производственно-полиграфическое предприятие, г. Х жгород, 1л. Проектная, жиме в качестве выходного кода используется его более точный эквивалент, определенный в режиме калибровки. Это позволяет уменьшить нелинейность устройства до уровня младшего разряда второго ЦАП 9, т.е. до 1/2 Р3 части младшего разряда устройства ALIH в целом. Например, при разрядности. двухступенчатого АЦП вЂ” (Р1+

+ Р2) = 12 и разрядности второго LIAI1 9—

16, нелинейность устройства АЦП в целом не превышает 0,0008о. В то время как двухступенчатый АЦП той же разрядности с простой коррекцией имеет нелинейность около 0,012 /, т.е. использование изобретения позволит повысить точность аналого-цифрового преобразования в данном случае, в

16 раз. Это позволит существенно расширить сферу применения аналого-цифрового преобразователя.

1. Устройство аналого-цифрового преобразования, содержащее первый и второй цифроаналоговый преобразователи, аналоговый переключатель, блок памяти, блок аналогового вычитания, параллельный и последовательный аналого-цифровые преобразователи, вход последнего из которых подключен к выходу блока аналогового вычитания, первый вход которого соединен с выходом первого цифроаналогового преобразователя, входы которого объединены соответственно с первыми адресными входами блока памяти и подключены к выходам параллельного аналого-цифрового преобразователя, вход которого объединен с вторым входом блока аналогового вычитания и соединен с выходом аналогового переключателя, первый вход которого является шиной входного сигнала, а второй вход соединен с выходом второго цифроаналогового преобразователя, входы которого являются шинами эталонного кода устройства, выходными шинами которого являются выходы блока памяти, отличающееся тем, что, с целью повышения точности преобразования, в него введены цифровой коммутатор и арифметикологическое устройство, первые входы которого подключены к шине эталонного кода, вторые входы объединены соответственно с первыми входами цифрового коммутатора и подключены к выходам последовательного цифроаналогового преобразователя, а первые выходы соединены соответственно с информационными входами блока памяти, вторые адресные входы которого подключены к выходам цифрового ком му15 татора, вторые входы которого подключены соответственно к вторым выходам арифмстико-логического устройства.

2. Устройство по п. 1, отличающееся тем, что арифметико-логическое устройство выполнено на первом и втором регистрах, компараторе, вычитателе, делителе на два, сумматоре, выходы которого являются первыми выходами арифметико-логического устройства, первые входы соединены соответственно с выходами делителя на два, а вторые входы объединены соответственно с первыми входами вычитателя, информационными входами второго регистра и являются первыми входами арифметико-логического устройства, вторыми выходами которого являются выходы первого регистра, ко1орые

З0 подключены соответственно к первым входам компаратора, вторые входы которого объединены соответственно с информационными Входами первого регистра и являются вторыми входами арифметико-логи !еского устройства а входы записи первого и второго пегист35 ров объединены и подключены к выходу компаратора, выходы второго регистра соединены соответственно с вторыми входами вычитателя, выходы которого подключены соответственно к входам делителя на два.