Декодер сверточного кода (его варианты)

 

Изобретение относится к технике передачи дискретной информации, Целью изобретения является повьппеиие помехоустойчивости устройства за. счет уменьшения эффекта распространения ошибок . Устройство содержит кодер 1 , формирователь 2 синдромной последовательности , анализатор 3 синдрома, блок 4 пороговых элементов, блок 5 запрета коррекции, корректор 6 ошибок, мультиплексор 7, блок 8 формирования тактовых импульсов, два элемента И 9 и П, элемент iO задержки, реверсивный счетчик 12, дешифратор 13, фор- Ь Шрователь 4 импульса запрета коррекции . 3 ил. (Л с Выход инсо N3 О 00 ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (511 ф Н 03 Н 13/1?

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,, «3

1 дили инГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3939442/24-24 (22) 26.07.85 (46) 30.06.87. Бюл. М- 24 (71) Одесский электротехнический институт связи им. А.С.Попова (72) А.Э.Геер (53) 621.394,14(088.8) (56) Авторское свидетельство СССР

Я 586571, кл. Н 03 М 13/12, 1976.

Clark G.Ñ., Bibb Cain Т. Brrorcorrection coding for digital communications. — New Jork: Plenum Press

1981, s. 290.

Kavehrach И. Implementation oi a

seltorthogonal convolutional cod1

used in satellite .communi .cations.

Electronic circuits and Sustems, Иау, 1979, vol. 3, N 3, st. 137, Авторское свидетельство СССР

У 1078654, кл. H 03 M 13/12, 13 .12.86.

Вылс0 8uc/1 pemea60 КОНПЛ0 06830

„„SU„„1320875 А1 (54) ДЕКОДЕР СВЕРТОЧНОГО КОДА (ЕГО

BAPИАНТЫ) (57) Изобретение относится к технике передачи дискретной информации.

Целью изобретения является повышение помехоустойчивости устройства за. счет уменьшения эффекта распространения ошибок.Устройство содержит кодер l,ôoðìèрователь 2 синдромной последовательности, анализатор 3 синдрома, блок

4 пороговых элементов, блок 5 запрета коррекции, корректор 6 ошибок, мультиплексор 7, блок 8 формирования тактовых импульсoB, два элемента И 9 и 11, элемент 1О задержки, реверсивный счетчик 12, дешифратор 13, формирователь !4 импульса запрета коррекции. 3 ил.

1 13208

Изобретение относится к технике связи и может использоваться в устройствах помехоустойчивого кодирования при передаче дискретной информации. 5

Цель изобретения — повышение помехоустойчивости устройства за счет уменьшения эффекта распространения ошибок.

На фиг.1 приведена временная диа- 10 грамма интервала анализа; на фиг.2— функциональная схема устройства; на фиг.3 — пример реализации формирователя импульса запрета коррекции.

Устройство содержит кодер 1, фор- 15 мирователь 2 синдромной последовательности, анализатор 3 синдрома, блок 4 пороговых элементов, блок 5 запрета коррекции, корректор 6 ошибок, мультиплексор 7, блок 8 формиро- 20 вания тактовых импульсов, первый элемент 9 И, элемент 10 задержки, второй элемент 11 И, реверсивный счетчик 12, дешифратор 13, формирователь 14 импульса запрета коррекции.

Кодер 1 по принятым информационным символам формирует символы проверочной последовательности, в качестве кодера 1 используется регистр сдвига с встроенными сумматорами по модулю два. Длина регистра сдвига определяется максимальной степенью порождающего полинома сверточного кода..Формирователь 2 служит для форми35 рования синдромной последовательности. В качестве формирователя 2 используется сумматор по модулю два.

Анализатор 3 синдрома предназначен для обнаружения ошибок в информационной последовательности и представляет собой регистр сдвига с обратными связями и встроенными сумматорами по модулю два.

Блок 4 пороговых элементов пред- 45 назначен для принятия решения о достоверности принятых информационных символов. Связи блока 4 пороговых элементов с ячейками памяти PC анализатора 3 синдрома определяются порождающим полиномом сверточного кода.

Например, при числе ортогональных проверок Т= 6 порог устанавливается равным Т 4. Следовательно, алгоритм работы порогового элемента сле. дующий: при поступлении на вход блока 4 пороговых элементов четырех и более ненулевых символов с соответствующих ячеек памяти PC анализатора

75 2

3 синдрома принимается решение об исправлении информационного символа, на первый вход блока 5 запрета коррекции поступает логическая единица.

При поступлении на вход блока 4 пороговых элементов менее четырех не-, .нулевых символов на его выходе — логический ноль. Корректор 6 ошибок представляет собой совокупность последовательных регистров сдвига,число которых определяется скоростью коkg да,т.е. R = --.Длина РС, т.е. колиIl y чество разрядов или ячеек памяти, on ределяется максимальной степенью порождающих полиномов сверточного кода.

Регистр сдвига заканчивается сумматором по модулю два, на один вход которого поступают символы соответствующей информационной последовательности, а на второй вход — символы коррекции.

Мультиплексор 7 предназначен для преобразования j = 1, 2, ..., Ко входных параллельных потоков в один последовательный поток. Скорость передачи выходного потока в К раз боль" ше скорости передачи входного потока, Блок 8 формирования тактовых импульсов предназначен для формирования тактовых импульсов, необходимых для функционирования устройства. Блоки 5 запрета коррекции, например, элементы И предназначены для запрета поступления импульсов коррекции с выходов блока 4 пороговых элементов на корректор 6 ошибок при возникновении в канале связи ошибок, превосходящих корректирующую способность сверточного кода.

Первый и второй элементы 8 и 11 И предназначены для стробироваиия информации на входах реверсивного счетчика 12. Стробирование осуществ ляется частотой К f, с выхода блока 8 формирования тактовых импульсов.

Элемент 10 задержки предназначен для задержки импульсов коррекции.

Величина задержки определяется максимальной степенью порождающего мно- гочлена. В качестве элемента 10 за- держки можно использовать, например, оперативное запоминающее устройство.

Реверсивный счетчик 12 предназначен для подсчета количества исправФ лений в интервале анализа, Интервал анализа определен величиной задержки

1320875 элемента 10, т.е. на интервале, совпадающем с максимальной степенью по" рождающего многочлена сверточного кода.

Дешифратор 13, например, полупроводниковое запоминающее устройство, предназначен для выдачи сигналов управления на формирователь 12 импульса запрета коррекции при превышении исправляющей способности сверточного кода. Порог дешифратора выбирается

d-1 равным П ) — —, где d - минимальное кодовое расстояние сверточного кода.

Формирователь 14 импульса запрета коррекции служит для формирования импульса запрета коррекции на блок

6 запрета коррекции (логический ноль) длительностью 1 < m где 1 длительность импульса запрета коррек-20 ции; m — максимальная степень порождающего многочлена, при обнаружении превышения исправляющей способности сверточного кода (появление управляющего импульса на выходе дешифратора — логическая единица).

Следовательно, алгоритм работы формирователя 14 импульса запрета коррекции следующий.

При поступлении на вход формирова- ЗО теля 14 импульса запрета коррекции с дешифратора 13 сигнала отсутствия превышения исправляющей способности сверточного кода (логический ноль) с его выхода снимается сигнал разре- 35 шения коррекции (логическая единица).

При превышении исправляющей способности формируется импульс запрета коррекции длительностью 1 и затем возврат в исходное положение — разрешение коррекции. В качестве формирователя 14 импульса запрета коррекций можно использовать, например, соответственно включенные счетчик и триггер (фиг.3).

Рассмотрим принцип работы норогового декодера на примере сверточного

1с кода К вЂ” = — d - =7 т.е. п 8 50 кратность гарантированно исправляемых ошибок на длине кодового ограничения

Np (m+1) по= (146+1) х 8 = 1 176у

d-1 7-1 и

2 2 зв = 3 где R — скорость кода; kp — число информационных ветвей; n. — общее чис" ло ветвей сверточного кода, t — кратность исправляемых ошибок; d — минимальное расстояние сверточного кода.

Принятые информационные символы поступают на вход кодера 1. В кодере

1 из принятых информационных символов формируются символы проверочной последовательности, которые поступают на один из входов формирователя 2 синдромной последовательности, на второй вход которого поступают символы принятой проверочной последовательности.

Производится формирование символов синдромной последовательности, структура которой зависит от типа ошибок как в информационных, так и проверочных символах. Символы синдромной последовательности поступают на вход анализатора 3 синдрома, производится заполнение РС анализатора

3 синдрома в течение m тактов. На . ш+1 такте производится анализ в блоке 4 пороговых элементов структуры синдромной последовательности и принятие решения о достоверности первого блока из k = 7 информационных символов °

Решение о достоверности декодирования: если на вход блока 4 пороговых элементов с анализатора 3 синдрома поступает ненулевых символов больше установленного порога, т.е, более четырех, то принимается решение, что информационный символ принят ошибочным и с выхода блока 4 одновременно на корректор 6 ошибок и на соответствующие сумматоры по модулю два анализатора 3 синдрома поступает импульс коррекции (логическая единица) °

Когда в принятой последовательности ошибок нет, на входы блока 4 пороговых элементов поступает последовательность нулей, пороговые элементы не срабатывают, коррекции не происходит

Предположим, что в принятой информации три ошибочных символа (пусть будут в первом, третьем и седьмом потоках), т.е. число ошибок не превышает корректирующей способности кода.

В соответствии с алгоритмом порогового декодирования с выхода первого и третьего и седьмого пороговых элементов блока 4 импульсы коррекции (логическая единица) поступают на первые входы первого, третьего и

75 6 резапись) синдромной последовательности н анализаторе 3 синдрома (в зависимости от выбранной длительности импульса запрета коррекции),уменьшается тем самым вероятность размножения ошибок. При этом на вычитающий вход реверсивного счетчика последовательно поступают задержанные импульсы коррекции. Реверсивный счетчик очищается, дешифратор 13 восстанавливает свое первоначальное состояние (разрешение коррекции). Таким образом, не происходит ошибочной коррекции информационных символов и символов синдромной последовательности, ограничивая тем самым возможность распространения ошибок на выходе устройства и обеспечивая реализацию корректирующей способности сверточного кода, н результате повьппается помехоустойчивость декодера сверточного кода.

Формула изобретения

Декодер снерточного кода, содержащий кодер, входы которого объединены с первыми входами корректора ошибок и являются информационными нходами устройства, выход кодера подключен к первому входу формирователя синдромной последовательности, второй вход которого является входом устройства, а выход соединен с первым входом анализатора синдрома, выходы анализатора синдрома подключены соответственно к входам блока пороговых элементон, выходы которого подключены соответственно к информационным входам мультиплексора и первым входам блока запрета коррекции, выходы которого соединены с входами анализатора синдрома и вторыми входами корректора ошибок, выходы которого являются выходами устройства, первые выходы блока формирования тактовых импульсов подключены соответственно к управляющим входам Мультиплексора, выход которого соединен с первым входом первого элемента И, второй вход которого подключен к второму выходу блока формирования тактовых импульсон, отличающийся тем, что, с целью повьппения помехоустойчивости устройства эа счет уменьшения эффекта распространения ошибок, в него введены элемент задержк г,второй элемент И, реверсивный счетчик, дешифратор и формирователь импульса

5 13208 седьмого блоков 5 запрета коррекции и на входы мультиплексора 7. С выходов второго, четвертого, пятого и шестого пороговых элементов блока 4 на входы соответствующих блоков 5 запрета коррекции и на нходы мультиплексора 7 поступают логические нули.

В мультиплексоре 7 производится объединение параллельньгх потоков в последовательный поток, скорость 10 выходного последовательного потока в К = 7 раэ больше скорости входных потоков и тем самым. достигается согласование работы блока 4 порогоньгх элементов и реверсивного счетчика 12. 15

Через элемент 9 И импульсы с выхода мультиплексора поступают на суммирующий вход реверсивного счетчика 12, на. вычитающий вход которого поступают импульсы коррекции, задержанные в элементе 10 задержки на

1 = 146 бит, На выходе дешифратора 13

d-1 7-1 порог которого П ) — — = > 3

2 2 т.е. П = 4 — логический ноль, так как количество импульсов коррекции с выхода блока 4 три. Поэтому с выхода формирователя 14 импульса запрета коррекции снимается сигнал разрешения коррекции (логическая единица). З0

Производится одновременно коррекция ошибочных символов в информационном потоке и коррекция символов синдромной последовательности. При этом, поскольку на вычитающий вход реверсивного счетчика последовательно поступают задержанные импульсы коррекции, реверсивный счетчик очищается.

Предположим, что на этой же длине кодового ограничения N ошибочным принят еще один инфорМационный символ. Пороговые элементы сработают четыре раза. При этом будет достигнут порог срабатывания дешифратора

13 ° с выхода которого на вход формирователя 14 импульса запрета коррекции поступит сигнал превьппения исправляющей способности сверточного кода (логическая единица), на выходе 50 формирователя 14 импульса запрета коррекции формируется импульс запрета коррекции, блокирующий прохождение импульсов коррекции с выходов блока 4, пороговых элементов на корректор 6 ошибок и на входы сумматоров по модулю два PC анализатора 3 синдрома. За время блокировки проходит полная или частичная смена (пе1320875

ЮФЮ/77 Щ б

ЕииЕП аналща фиг. $

Составитель О.Тюрина

Техред А.Кравчук Корректор M.Ïîæî

Редактор Н.Горват

Заказ 2666/55 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4— запрета коррекции, выход которого соединен с вторыми входами блока запрета коррекции, выход мультиплексора через элемент задержки соединен с первым входом второго элемента И, второй вход которого соединен с третьим выходом блока формирования тактовых импульсов, выходы первого и второго элементов И соединены состветственно с суммирующими и вычитающими входами реверсивного счетчика, выходы которого подключены соответственно к входам дешифратора, выход которого соединен с первым входом формирователя импульса запрета коррекции, второй вход которого подключен к четвертому выходу блока формирования тактовых импульсов.