Микропрограммное устройство управления

 

Изобретение относится к вычислительной технике, а именно к устройствам для программного управления, и может быть использовано в качестве устройств управления в специализированных вычислительных машинах или комплексах программного логического управления. Цель изобретения - расширение области применения уст1)ойства за счет одновременного анализа как одиночных логических условий, так и комплекса логических условий и расширения набора возможных адресов перехода при выполнении или невыполнении анализируемого логического условия. Устройство содержит мультиплексор I, элементы ИЛИ 2 и 3, группу 4 элементов ИЛИ, элемент И 5, счетчик 6, блоки 7-9 памяти микропрограмм, группу 10 входов одиночных логических условий устройства, вход II синхронизации устройства, группу 12 вхоДов комплекса логических условий устрой- iства и группу 13 выходов устройства. I ил. (Л

СОЮЗ СОжТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (И) А1 (58 4 06 F 9 22

ll т

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4035612/24-24 (22) 06.12.85 (46) 07.07.87. Бюл. 1 25 (7l) Всесоюзный научно-исследовательский и проектно-конструкторский институт геофизических методов иссле- дований, испытания и контроля нефтегазоразведочных сквазин (72) А.А.Веселов (53) 68).3(088.8) (56) Науман Г. Стандартные интерфейсы для измерительной техники.М.: Мир, 1982, с. 172.

Авторское свидетельство СССР

Ф 1117637, кл. G 06 F 9/22, 1983. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УП-;

РАВЛЕНИЯ (57) Изобретение относится к вычислительной технике, а именно к устройствам для программного управления, .и мошет быть использовано в качестве устройств управления в специализированных вычислительных машинах или комплексах программного логического управления. Цель изобретения — расширение области применения устройства эа счет одновременного анализа как одиночных логических условий, так и комплекса логических условий и.расширения набора возмакных адресов перехода при выполнении или невыполнении анапизируемого логического условия.

Устройство содержит мультиплексор 1, элементы ИЛИ 2 и 3, группу 4 элементов ИЛИ, элемент И 5, счетчик 6, блоки 7"9 памяти микропрограмм, группу

l0 входов одиночных логических условий устройства, вход 11 синхронизации устройства, группу 12 вхоДов комплекса логических условий устрой ства и группу 13 выходов устройства.

1 нл.

1322281 логического условия.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит мультиплексор 1, элементы ИЛИ 2 и 3, группу 4 элементов ИЛИ, элемент И 5, счетчик

6, первый 7, третий 8, второй 9 блоки памяти микропрограмм, группу 10 входов одиночных логических условий устройства, вход 11 синхронизации устройства, группу 12 входов комплекса логических условий устройства, группу 13 выходов устройства.

В качестве элемента ИЛИ 3 может быть использован элемент монтажное

ИЛИ.

Микропрограммное устройство управления работает следующим образом.

В начальный момент времени счетчик 6 обнулен. При этом с выхода поля логических условий блока 9 памяти микропрограмм на управляющий вход мультиплексора 1 поступает код, в соответствии с которым на его выходе появляется сигнал соответствующего логического условия группы 10 входов.

В зависимости от выбранного логического условия по тактовому импульсу на входе 11 счетчика 6 осуществляется либо переход в новое место программы, определяемое содержимым блоков 7 или 8 памяти и поступающее в виде кода на информационные входы счетчика 6, либо увеличение содержимого счетчика 6 на единицу младшего разряда, что обеспечивает переход к выполнению следующего шага программы.

При этом сигнал на выходе блока 9, поступающий на второй вход элемента

И, имеет нулевое значение, в соответствии с которым адреса переходов определяются только содержимым блока 7 памяти.

Изобретение относится к вычислительной технике, а именно к устройствам для программного управления, и может быть использовано в качестве устройств управления в специализированных вычислительных машинах или комплексах программного логического управления.

Пель изобретения — расширение об-. ласти применения за счет одновременного анализа как одиночных логических условий, так и комплекса логических условий и расширения набора возможных адресов перехода при выполнении ипи невыполнении анализируемого!

Z5

Так продолжается до тех пор, пока выходные коды счетчика 6 не принимают значений, соответствующих таким участкам программы, где при появлении определенного условия или условий из совокупности группы входов 12 устройства разрешается прервать дальнейший ход программы с тем, чтобы возобновить его, но уже с другого места программы, определяемого адресом ячейки блока 8 памяти, составленного двумя группами его входов. Причем во всех ячейках блока 9 памяти, соответствующих описываемым участкам программы, сформирован сигнал, поступающий на второй вход элемента И и разрешающий прерывание по сигналам условий группы входов 12 устройства. Одновременно из блока 9 памяти во вторую группу адресных входов блока 8 памяти поступает код, определяющий область возможных мест, с которых возможно продолжение программы.

В первую группу адресных входов блока 8 памяти поступают соответствующие сигналы группы 12 входов устройства, совокупность которых определяет конкретное место программы, с которого необходимо продолжить работу устройства после возникновения хотя бы одного условия прерывания из группы 12 входов. При появлении хотя бы одного из условий прерывания на выходе элемента ИЛИ формируется выходной сигнал, в соответствии с которым (при наличии сигнала разрешения прерывания) счетчик 6 устанавливается в режим предварительной установки, блок 7 памяти, формирующий адреса переходов, отключается, а вместо них на информационные входы счетчика 6 через группу 4 элементов ИЛИ поступает код адреса перехода, сформированный в блоке 8 памяти, который в этом случае включается в работу. После перехода устройства в новое состояние возможны два случая.

В первом случае возобновление работы устройства после прерывания осуществляется с места программы, принадлежащего такому ее участку, где также разрешено прерывание. Тогда при наличии необходимого условия с группы 12 входов осуществляется следующий переход в новое место программы. Если новое место программы также принадлежит ее участку, где разрешено прерывание, процесс перехо1322281

Составитель А.Михайлов

Техред Л. Олийнык Корректор Л.Патай

Редактор П.Гереши

Заказ 2865/45 !

Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 да продолжается до тех пор, пока устройство не перейдет в состояние, соответствующее участку программы, где прерывание запрещено, Во втором случае возобновление ра- 5 боты устройства осуществляется с места программы, принадлежащего к такому ее участку, где прерывание запрещено или отсутствуют условия прерывания.

В этой случае с указанного места про-10 граммы продолжается обычная работа устройства, когда последующие его действия зависят только от состояния одного из логических условий группы

10 входов устройства и от адресов 15 переходов, содержащихся в блоке 7 памяти.

Формула и з о б р е т ения

Микропрограммное устройство управления, содержащее два блока памяти микропрограмм, счетчик, причем выход счетчика соединен с адресным входом первого блока памяти микропрограмм и адресным входом второго блока памяТи микропрограмм, вход синхронизации устройства соединен с счетным входом счетчика, о т л и ч а ю щ е е с я тем, что, с целью расширения области 30 применения за счет одновременного анализа как одиночных логических условий, так и комплекса логических условий и расширения набора возможных адресов перехода при выполнении или невыполнении анализируемого логического условия, устройство содержит третий блок памяти микропрограмм, мультиплексор, два элемента

ИЛИ, группу элементов ИЛИ, элемент И, причем группа входов одиночных логических условий устройства соединена с информационными входами мультиплексора, группа входов комплекса логических условий устройства соединена с группой входов первого элемента

ИЛИ и с первой группой адресных входов третьего блока памяти микропрограмм, выходы поля адреса которого соединены с первыми входами элементов

ИЛИ группы, выходы которых соединены с информационными входами счетчика, выходы поля адреса первого блока памяти соединены соответственно с вторыми входами элементов ИЛИ группы, выход поля логических условий второго блока памяти микропрограмм соеди-. нен с управляющим входом мультиплексора, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом счета/записи счетчика, выходы поля адреса второго блока памяти микропрограмм соединены соответственно с второй группой адресных входов третьего блока памяти микропрограмм, выход первого элемента ИЛИ соединен с первым входом элемента И, выход признака условного перехода второго блока памяти микропрограмм соединен с вторым входом элемента И, выход которого соединен с входами чтения первого и третьего блоков памяти микропрограмм соответственно, и с вторым входом второго элемента ИЛИ, выходы поля микроопераций второго блока памяти микропрограмм соединены с выходами устройства.