Устройство для обмена информацией

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении отказоустойчивых многопроцессорных вычислительных систем. Целью изобретения является расширение класса решаемых задач путем обеспечения возможности анализа состояния и реконфигурации структуры устройства в мажоритарном режиме при отказе каналов. Устройство содержит регистр состояний , регистр маски, элемент И отсутствия резерва, элемент ИЛИ фиксация отказа, элемент ИЛИ фиксации настройки обменника-информации, включающего М блоков анализа и реконфигурации и М объединенных в кольцо каналов . Каждый блок анализа и реконфигурации содержит счетчик кодов настройки , сумматор кодов настройки, первый, второй и третий блоки сравнения , регистр предела резерва, коммутатор информации, дешифратор конфигурации канала, первый и второй триггеры сравнения кодов, триггер блокировки канала, блок элементов И, элементы ИЛИ старших, младших и средних номеров групп каналов, элемент И-ИЛИ, элементы И синхронизации, элемент блокировки, элементы И старших, младших и средних номеров групп каналов , элементы ИЛИ-НЕ управления приемом информации, задания режима обмена, признака неравенства информации и признака окончания реконфигурации , первый и второй элементы ИЛИ анализа резерва, элемент НЕ и шину единичного потенциала. Новыми элементами в устройстве являются М блоков анализа и реконфигурации, элемент И отсутствия резерва, элемент ИЛИ фиксации отказа, элемент ИЛИ фиксации настройки обменника информации. 7 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК!

594 G 06 F 13 14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4024156/24-24 (22) 19.02,86 (46) 07.07.87. Бюл. № 25 (72) В. Г! . Супрун, С.И. Уваров, M.À.×åðHûøoB, С,Я,Виленкин, Э.М.Мамедли и О.И.Плясов (53) 68 1.325(088.8) (56) Авторское свидетельство СССР № 943895, кл. G 06 F 13/04, 1980.

Авторское свидетельство СССР

¹ 11!8997, .кл. G 06 F 13/14, 1980 ° (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении отказоустойчивых многопроцессорных вычислительных систем. Целью изобретения является расширение класса решаемых задач путем обеспечения возможности анализа состояния и реконфигурации структуры устройства в мажоритарном режиме при отказе каналов.

Устройство содержит регистр состояний, регистр маски, элемент И отсутствия резерва, элемент ИЛИ фиксация отказа, элемент ИЛИ фиксации настрой„„80„„ Д2228Я А1 ки обменника информации, включающего M блоков анализа и реконфигурации и M объединенных в кольцо каналов. Каждый блок анализа и реконфигурации содержит счетчик кодов настройки, сумматор кодов настройки, первый, второй и третий блоки сравнения, регистр предела резерва, коммутатор информации, дешифратор конфигурации канала, первый и второй триггеры сравнения кодов, триггер блокировки канала, блок элементов И, элементы ИЛИ старших, младших и средних номеров групп каналов, элемент

И-ИЛИ элементы И синхронизации, элемент блокировки, элементы И старших, мпадших и средних номеров групп каналов, элементы ИЛИ-НЕ управления приемом информации, задания режима обмена, признака неравенства информации и признака окончания реконфигурации, первый и второй элементы KIH анализа резерва, элемент НЕ и шину единичного потенциала. Новыми элементами в устройстве являются М блоков анализа и реконфигурации, элемент И отсутствия резерва, элемент ИЛИ фиксации отказа, элемент ИЛИ фиксации настройки обменника информации. 7 ил °

13222

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении отказоустойчивых многопроцессорных вычислительных систем. 5

Цель изобретения — расширение класса решаемых задач путем обеспечения возможности анализа и реконструкции структуры устройства в мажоритарном режиме при отка.зе каналов, 10

На фиг.1 представлена структурная схема устройства в составе многопроцессорной вычислительной системы, на фиг ° 2 — функциональная схема блока анализа и реконфигурации; на фиг.3 функциональная схема канала; на фиг.4 — функциональная схема устройства управления многопроцессорной системы; на фиг.5-7 — состояния и переходы отдельных узлов устройства при появлении отказов в каналах и настройки их в работоспособную конфигурацию путем подключения резерва. !

Устройство для обмена информацией 25 (фиг.l) содержит регистр 1 состояний, регистр 2 маски, элемент И 3 отсутствия резерва, элемент ИЛИ 4 фиксации отказа, элемент ИЛИ 5 фиксации настройки обменника 6 информации, вклю- 30 чающего M блоков 7 анализа и реконфигурации и М каналов 8. Кроме того, обозначены входы синхронизации 9, задания источника информации 10 и задания направления пеРедачи информации 35 устройства 11, группа 12 входов кода задания режима обмена, вход 13 тактирования регистра 1 состояния, группа 14 входов кода маски, вход 15 тактирования регистра 2 маски, груп- 40 па управляющих входов 16 устройства, группа кодовых входов 17 устройства, выход 18 элемента И 3 отсутствия резерва, выход 19 элемента ИЛИ 4 фиксации отказа, выход 20 элемента ИЛИ 5 45 фиксации настройки обменника 6 информации, выходы 21 регистра 2 маски, выходы 22 регистра 1 состояний, группы информационных входов 23 устройства, группы кодовых выходов 24 устройства, группы информационных выходов 25 устройства, группы информационных выходов 26 блоков 7 анализа и реконфигурации, выходы 27 управления приемом информации, первые 28, вторые 29 и третьи 30 управляющие выходы, выходы 3 1 задания режима обмена блоков 7. Для каждого канала 8 обозначены первая группа

9п 2 информационных выходов 32, вторая группа информационных входов 33, первая группа информационных входов 34 и вторая группа информационных выходов 35.

В

Многопроцессорная система содержит группу 36 процессорных элементов 37 и устройство 38 управления вычислительным процессором системы.

Блок 7 анализа и реконфигурации (фиг.2) содержит счетчик 39 кодов настройки, сумматор 40 кодов настройки, первый 4 1, второй 42 и третий 43 блоки сравнения, регистр 44 предела резерва, коммутатор 45. информации, дешифратор 46 конфигурации канала, первый 47 и второй 48 триггеры сравнения кодов, триггер 49 блокировки канала, блок 50 элементов И, элементы

ИЛИ 51-53 старших, младших и средних номеров групп каналов, элемент

И-ИЛИ 54, элементы И 55 и 56 синхронизации, элемент И 57 блокировки, элементы И 58-60 старших, мпадших и средних номеров каналов, элементы ИЛИ-НЕ управления приемом информации 61, задания режима обмена 62, признака неравенства информации 63, и признака окончания реконфигурации 64, первый 65 и второй 66 элементы ИЛИ анализа резерва, элемент

НЕ 67 и шину 68 единичного потенциала. Кроме того. обозначены группа выходов 69 счетчика 39 кодов настройки, группа выходов 70 сумматора 40 кодов настройки, первый 71, второй 72 и трегий 73 выходы второго блока 53 сравнения, группа выходов 74 регистра 44 предела резерва, выходы равенства 75 и неравенства 76 кодов первого блока 4 1 сравнения, первый 77, второй78 и третий 79 выходы третьего блока 43 сравнения, группы выходов старших 80, младших 8 1 и средних 82 номеров групп каналов, единичный 83 и нулевой 84 выходы триггера 49 блокировки канала °

Каждый канал 8 (фиг.3) содержит информационный регистр 85, первый 86, второй 87 и третий 88 мультиплексоры, В одном из возможных вариантов построения устройство 38 управления вычислительным процессом системы содержит микропрограммное запоминающее устройство (МЗУ) 89, регистр 90 микроопераций, регистр 91 адреса микрокоманд, коммутатор 92, мультиплексор 93 логических . условий, де3 13?22 шифратор 94 синхросиг палов, первый 95> второй 96 и третий 97 элементы И, группу входов 98 начальных адресов микропрограмм, группу 99 выходов микрооперации группу выходов 100 ко дов проверки логических условий, группу адресных выходов 10 1, выход 102 модифицируемого разряда адреса группы адресных выходов 101, выход 103 мультиплексора 93, выход 104 микро- 10 операции команды, выход 105 микрооперации синхронизации каналов 8,выходы

106 и 107 микроопераций задания источника информации и задания направления передачи информации, группу выходов 108 15 микроопераций кода задания режима обмена, выход 109 микрооперации тактирования регистра 1 состояний, группу 110 выходов микроопераций кода маски, выход 111 микрооперации так- 20 тирования регистра 2 маски, группу выходов 112 и 113 микроопераций управления обменником 6 информации и управления процессорными элемента" ми 37, входы 114 и 115 первого и вто- 25 рого синхросигналов, Элемент И 3 предназначен для выработки на выходе 10 устройства сигнала, при наличии хотя бы одного от- 30 казавшего канала в группах мажоритарно -резервированных каналов и отсутствии каналов дополнительного резерва. В этом случае на выходах 28 всех блоков 7 вырабатываются единич- 35 ные сигналы по окончании реконфигурации устройства. !

Элемент ИЛИ 4 предназначен для выработки на выходе 19 в заданные моменты времени сигнала при неравенстве проверяемой информации хотя бы в одном из каналов 8 мажоритарно-резервированных группу каналов 8. Выработка элементом ИЛИ 4 сигналов в ос- 45 тальные моменты времени не влияет на работу устройства. При отказе соответствующих каналов 8 или, если канал 8 находится в резерве, сигналы с выходов 29 соответствующих

50 блоков 7 на входы элемента ИЛИ 4 не подаются.

Элемент ИЛИ 5 предназначен для выработки на выходе 20 в заданные моменты времени сигнала соответствующе-55

ro логического условия, если все группы мажоритарно-резервированных каналов 8 укомплектованы исправными каналами 8. Выработка элементом HJIH 5 сигналов в остальные моменты времени не влияет на работу устройства.

Лри отказе соответствующего канала 8 или нахождении его в резерве сигналы с выходов 30 соответствующих блоков 7 анализа и реконфигурации на входы элемента ИЛИ 5 не подаются.

Блок 7 анализа и реконфигурации (фиг.1 и 2) предназначен для обнаружения отказов каналов 8 мажоритарнореэервированных групп каналов 8; для блокировки кодов команд внешних устройств процессорных элементов 37 при отказе соответствующего канала 8 или нахождении его в резерве, для выработки сигналов, определяющих формирование устройством сигналов логических условий при отсутствии резервных каналов и наличии отказавших каналов, при появлении в мажоритарно-резервированных каналах группах каналов 8 отказавших каналов S и при неукомплектованных мажоритарно-резервированных группах каналов 8 исправными каналами 8; для управления приемом информации и для задания режима обмена канала 8, В блоке 7 (фиг.2) счетчик 39 кодов настройки предназначен для приема и хранения кода номера соответствующего канала 8 при начальной настройке групп мажоритарно-резервированных каналов 8 для уменьшения на единицу своего содержимого при очередной итерации реконфигурации обменника 6 информации, если в группах каналов 8 обнаружены отказы, причем канал 8 с нулевым номером является исправным; для обнаружения своего содержимого (формирования нулевого кода номера канала 8) в первой итерации реконфигурации обменника 6, если исправным каналом является канал 8 с наименьшим номером, отличным от нуля.

Изменение содержимого счетчика 39 происходит по заднему фронту синхросигнала на входе 16.4, причем при единичном состоянии сигнала на входе 16.2 в счетчик 39 записывается код, подаваемый на группу его информационных входов ° При нулевом сигнале на входе 16.2 счетчик 39 обнуляется, если подается сигнал на вход сброса, уменьшает свое содержимое на единицу, если подается сигнал на его вычитающий вход, или остается без изменения при отсутствии сигналов на линиях 71 и 72.

1О

25

5 13

Сумматор 40 кодов настройки предназначен для определения откаэавшего канала 8 группы мажоритарно-резервированных каналов 8 с целью замены его исправным каналом 8 путем присвоения исправному каналу 8 номера отказавшего канала 8. Присвоение исправному каналу 8 номера отказавшего канала 8 производится как описано путем обнуления счетчика 39 или уменьшения его содержимого на единицу. Для этого код номера соседнего исправного канала 8 с меньшим номером подается на группу А входов сумматора 40 кодов настройки, увеличивается на единицу подачей сигнала на вход "+1" сумматора 40 и сравнивается с содержимым счетчика 39 на блоке 42. Если код на выходе сумматора 40 равен содержимому счетчика 39 (единичный сигнал на выхо де 73 (А=В) блока 42), то соседний канал 8 с меньшим номером исправен и содер;кимое счетчика 39 не изменяется, что означает согласованность номе ров соседних каналов. Если содержит мое счетчика 39 больше кода на выходе сумматора 40 (единичный сигнал на выходе 72 (А > В) блока 42), то для согласования номером каналов 8 рабочей конфигурации системш про" изводится уменьшение содержимого счетчика 39 на единицу. Если содержимое счетчика 39 меньше кода на выходе сумматора 40 (единичный сигнал на выходе 71 (А (В) блока 42), то, если соседний канал 8 с меньшим номером равен нулю, исправен, для его замены данным соседним каналом 8 производится обнуление счетчика 39.

При исправном канале 8 с нулевым номером подтверждается нулевое состояние его счетчика 39.

Блок 4 1 сравнения предназначен для сравнения информации процессорного элемента 37 данного канала 8 с аналогичной информацией соседнего процессорного элемента 37, записанной в информационный регистр 85 данного канала 8, информация которых сравнивается. В случае исправности сигнал на выходе 75 равенства кодов (АВ) блока 41 обеспечивает отсутствие сигналов на выходе 29 блока 7 и соответствующем входе элемента

ИЛИ 4. Отсутствие сигнала иа выходе 76 неравенства кодов (А В) блока 4 1 обеспечивает запись нулево22299 6

ro кода в триггер 47 или 48 при подаче импульсов на их синхровходы.

Блок 43 сравнения предназначен для определения того, является соответствующий канал 8 резервным или рабочим в одной из групп мажоритарно-резервированных каналов. Самый старший канал 8 из групп мажоритарно-резервированных каналов 8 (меньший на единицу от самого младшего номера из резервных каналов 8) заносится в регистр 44 информационных входов 23 при выработке синхросигнала на выходе 16.5. Если канал 8 является резервным, то содержимое счетчика 39 больше содержимого регистра 44, поэтому единичный сигнал вырабатывается на выходе 79 (А ) В) блока 43. Если канал 8 является рабочим каналом одной иэ групп мажоритарно-резервированных каналов 8, то содержимое счетчика 39 меньше или равно содержимому регистра 44 и сигнал вырабатывается на первом 77 (А В) или втором 78 (А В) выходе блока 43.

Коммутатор 45 информации предназначен для передачи на группу информационных выходов 26 информации с выходов счетчика 39 или с группы информационных входов 23 под управлением сигналов с входа 16.1.

Дешифратор 46 конфигурации канала предназначен для дешифрации кодов, хранимых в счетчике 39. Каждому коду на входе дешифратора 46 соответствует выработка сигнала на одном из его выходов. Все выходы дешифратора 46 разделены на три группы выходов. В группу выходов 80 старших номеров групп каналов собраны выходы, соответствующие кодам номеров, равным 2,5,8,...,(ЗК-1),... при мажоритировании по "два из трех", или, например,4,9,14,(5К-1),... при мажоритировании bio "три из пяти", где К 1,2,3, ° ° ° ° В гРуппу выходов 81 младших номеров групп каналов собраны выходы, соответствующие кодам номеров, равным 0,3,6, ...,3(К-1),... при мажоритировании по "два из трех" или 0,5,10,...,5(.К-1)... при мажоритировании по "три иэ пяти". В группу выходов 82 средних номеров групп каналов собраны выходы, соответствующие кодам номеров, равным

1,4,7,. ° вЗК-1,... при мажоритировании по "два иэ трех" или 1,2,3, 7 13222

6,7,8; 11,12,1 ;... (5K-4), (5К-3), (5К-2);... при мажоритировании по

"три из пяти". Аналогичным образом группируются выходы дешифратора 46 при о1личных других модулях мажорити- 5 рования.

Триггер 4 7(48) сравнения кодов предназначен для записи и хранения результатов сравнения информации блоком 4 1. При сравнении инофрмации 10 процессорного элемента 37 данного канала 8 с информацией процессорного элемента 37 соседнего канала с меньшим (большим) номером результат сравнения с выхода 76 (А=В) блоком

4 1 записывается в триггер 47(48), причем меньшим (большим) номером для канала 8 с номером

3(i-1) ((3i-1)) является канал 8 с номером (3i-1) (3(i — 1)), образуя

"малое кольцо", в которое объединяются каналы 8 каждой группы мажоритарно-резервированных каналов 8. Зались информации с выхода 76 блока 4 1 в триггер 47(48) происходит в

25 момент выработки сигнала на выходе элемента И 55(56),а обнуление триггеров 47 и 48 происходит при подаче сигнала на вход 16.9.

Триггер 49 блокировки канала предназначен для блокировки приема ин формации в регистр 85 канала 8, для блокировки передач информации с выходом этого регистра 85 на первую 32 и вторую 35 группы информационных вы- 35 ходов канала 8 (обеспечивается подачей сигнала с выхода 83 триггера 49 через элемент ИЛИ-И 54 на входы элементов 6 1,62 ИЛИ-НЕ после чего на выходах 27 и 31 удерживается нуле- 40 вой потенциал), для блокировки выработки сигналов на выходах 29 н 30 элементов ИЛИ-НЕ 63 и 64 (обеспечивается подачей сигнала с выхода 83 на входы элементов ИЛИ-НЕ 63 и 64 для 45 блокировки передачи кодов через блок 50 элементов И с кодовых входов

17 на кодовые выходы 24 устройства (обеспечивается снятием сигнала с выхода элемента И 57 при снятии сигнала на выходе 84 триггера 49 после его включения) и для выработки сигнала на выходе 28 элемента ИЛИ 66 после включения триггера 49. При нулевом состоянии триггера 49 перечисленные блокировки не происходят и состояние выхода 28 элемента ИЛИ 66 оггределяется только состоянием выхода 77 блока 43. Включение триггера 49 осуществ99 ляется в момент подачи синхросигнала на вход 16.8, если только оба триггера 47 и 48 — в единичном состоянии, что происходит, когда информация данного канала 8 не сравнилась с информацией обоих соседних каналов 8 как с меньшим, так и с большим номером относительно номера данного канала. Таким образом, включение обоих триггеров 47 и 48 сигнализирует об отказе данного канала 8 или соответствующего ему процессорного элемента 37. Обнуление триггера 49 канала происходит одновременно с-обнулением триггеров 47 и 48.

Блок 50 элементов И предназначен для передачи кодов с кодовых входов 17 на кодовые выходы 24,если дан-, ный канал 8 не является резервным (единичный сигнал с выхода 77 нли с выхода 78 через элемент ИПИ 65 подается на вход элемента И 57) и данный канал 8 не отказал (единичный сигнал с нулевого выхода 84 триггера 49 подается на вход элемента Я 57) .

Элементы ИЛИ 51-53 предназначены для объединения соответствующих одноименных группы выходов 80-82 дешифратора 46 и указания (путем выра— ботки сигнала на выходе одного из элементов ИЛИ 51-53 ) какой номер в группе мажоритарно-резервированных каналов присвоен данному каналу— старший, младший или средний (средние) соответственно.

Элемент И-HJIH 54 предназначен для блокировки канала 8 (блокировки записи информации в регистр 85 канала 8 и перевода мультиплексоров 86 и 87 в режим передачи информации ин- ° формационных входов 33 на группу информационных выходов 35 и с информационных входов 34 на группу информационных выходов 32 канала 8) подачей сигнала на входы элементов

ИЛИ-НЕ 61 и 62 и блокировки сигналов на выходах элементов И 55 и 56. Эти блокировки происходят после включения триггера 49 или при замыкании "малого кольца .

Группа мажоритарно-реэервированньи каналов 8 устройства образует "малое кольцо", в котором должна производиться передача информации для межканаль ного сравнения так, что при передаче информации между каналами 8 мажоритарно-резервированной группы в

1322299 10

55 сторону старших номеров информация канала 8 со старшим номером в группе должна попасть в канал 8 группа с младшим номером и, наоборот, при передаче информации между каналами 8 мажоритарно-резервированной группы в сторону младших номеров. Признаком замыкания "малого кольца" является подача сигнала на вход 16.3. .Таким образом, замыкание "малого кольца" после передачи информации между всеми каналами 8 устройства в сторону младших (средних/старших) номеров производится передачей информации между каналами 8 устройства в сторону старших (младших)номеров и выработкой сигнала на входе

16.3, Тогда при замыкании "малого кольца и передаче информации в сторону старших (младших) номеров каналов 8 заблокирована запись в регистры 85 каналов 8, имеющих средние и младшие (старшие) номера, и разрешена трансляция информации через эти каналы с групп информационных входов 38 и 34 на группы выходов

35 и 32, а через каналы 8, имеющие старшие (младшие) номера, блокируется трансляция информации с входов

33 и 34 на выходы 35 и 32 (информация на выходы 35 и 32 этих каналов 8 подается с выходов их регистров 85) и разрешена запись в регистры 85 этих каналов 8. В резервных каналах 8 в данном случае на их группы выходов 32 и 35 передается информация с выходов регистров 85 и разрешена запись информации в эти регистры. Поэтому при замыкании "малого кольца" и передаче информации в сторону старших (младших) номеров каналов 8 в канал 8 со старшим номером самой младшей группы (с младшим номером самой старшей группы) записана информация с резервного канала 8 с самым старшим номером (с самым младшим номером канала 8 в группе резервных каналов) .

Элемент И 55(56) предназначен для подачи на синхровход триггера 47(48) сигнала с выхода 16.6(16,7). Выработка синхросигналов на выходах элементов И 55 и 56 при подаче сигналов на их входы 16,6 и 16,7 запрещается в двух случаях: если отказал соответствующий канал 8 или процессорный элемент 37, то сигнала с выхода 83 триггера 49, пройдя через элемент

И-ИЛИ 54, запрещает срабатывание элементов И 55 и 56 (выработка сигнала на выходе элемента И-ИЛИ 54 во время замыкания малого кольца не влияет на работу элементов И 55 и 56, так как сигналы на входах 16.3, 16.Ь и 16.7 не совместны во времени), и, если соответствующий канал 8 является резервным, тогда сигнал с выхода

79 блока 43 блокирует срабатывание элементов И 55 и 56.

Элемент ИЛИ-НЕ 61 управления приемом информации предназначен для разрешения записи в регистр 65 информации при наличии сигнала или запрета при отсутствии сигнала на выходе элемента ИЛИ-НЕ 6 1. Поскольку устройство может работать в нерезервированном режиме аналогично работе известного устройства, и в мажоритарно-резервированном с возможностью замены отказавших каналов 8 резервирования, то выработкой сигналов на выходе элемента ИЛИ-HE 6 1 управляют два источника — регистр 2 маски и элемент И-ИЛИ 54. В нерезервированном режиме работы устройства триггер 49 находится в нулевом состоянии и на входы 16.3 сигналы не подаются, поэтому сигнал на выходе элемента И-ИЛИ 54 отсутствует, а значение сигнала на выходе элемента

ИЛИ-НЕ 6 1 определяется значением сигнала на соответствующем выходе 21 регистра 2. А при нулевом (единичном) значении соответствующего выхода 21 единичный (нулевой) сигнал на выходе 27 элемента ИЛИ-НЕ 61 разрешает (запрещает) запись информации в регистр 85 канала 8. В мажоритарнореэервированном режиме работы устройства регистр 2 обнулен и разрешение (запрет) записи информации в регистр 85 канала 8 производится нулевым (единичным) сигналом на выходе элемента И-ИЛИ 54.

Элемент ИЛИ-НЕ 62 задания режима обмена предназначен для управления источниками информации передаваемой на выходы 35 и 32 мультиплексоров 86 и 87 канала 8. При единичном сигнале на выходе 31 элемента ИПИ-НЕ 62 информация на выходы 35 и 32 мультиплексоров 8Ь и 87 подается с выходов регистра 85, а при нулевом - с входов 33 и 34 канала 8 соответственно.

Элемент ИЛИ-НЕ 63 предназначен для сигнализации о наличии отказав11 13? 22 шего канала 8 в момент сравнения информации соседних каналов 8 в блоке 41, сравнения. Моменты данного сравнения информации соответствуют моментам проверки мультиплексорам 93 логических условий состояния сигнала на выходе 19 элемента ИЛИ 4, управляемого сигналами с выходов 29. В остальные моменты времени информация на выходе 29 элемента ИЛИ-НЕ 63 может 10 быть произвольной. При отказе канала 8 (включен триггер 49) или, если канал 8 является резервным (единичный сигнал на выходе 79 блока 43), на выходе 29 элемента 15

ИЛИ-HF. 63 сигнал отсутствует независимо от состояния сигнала на выходе 75 блока 41. В противном случае при сравнении кодов (единичный сигнал на выходе 75) на выходе 29 эле- 20 мента ИЛИ-НЕ 63 сигнал отсутствует, а при несравнении кодов (сигнал на выходе 75 отсутствует) на выходе

29 и соответственно на выходе 19 вы- рабатывается сигнал. 25

Элемент ИЛИ-НЕ 64 признака окончания реконфигурации предназначен для выработки сигнала на выходах

30 и 20, если какая-либо из групп мажоритарно-резервированных каналов 30 неукомплектована полностью исправными каналами 8. Сигнал на выходе 30 несет смысловую нагрузку только в моменты времени, когда мультиплексором 93 осуществляется проверка 35 сигнала соответствующего логического условия на выходе 20 элемента

ИЛИ 5. При отказе соответствующего канала 8 сигнал на выходе 83 триггера 49 запрещает выработку сигналов 40 на выходе 30. При наличии отказавших каналов 8 в какой-либо из групп мажоритарно-резервированных каналов в соответствующий момент времени на выходе 72 блока 42 вырабатывается сиг-45 нал, а на его выходах 71 и 73 сигналы отсутствуют, поэтому в данный момент времени на выходах 30 и 20 вырабатываются сигналы, что соответству ет неуком ектованностк групп исправ- 50 ными каналами 8. Если же в соответствующий момент времени на выходе 71 (А В) или 73 (А В) вырабатывается сигнал, то на выходе 30 в данный момент времени сигнал отсутствует.

Элемент ИЛИ 65 анализа резерва предназначен для выработки сигнала, 9Ч 12 если соответствующий канал 8 является одним иэ группы мажоритарно-резервированных каналов. Если же данный канал 8 является резервным, то отсутствие сигнала на выходе элемента ИЛИ 65 блокирует срабатывание элементов И 58 и 60 и через элемент

И 57 запрещает передачу кодов через блок 50 °

Элемент ИЛИ 66 анализа резерва предназначен для выработки сигнала на выходе 28 блоков 7, если произошел отказ соответствующего канала 8 (единичный сигнал на выходе 83 триггера 49), либо при условии, что данный канал 8 является не резервным и его номер меньше самого старmего номера канала 8 из числа каналов 8, формирующих группы мажоритарно-резервированных каналов (данный номер хранится в регистре 44). Ситуация, при которой вырабатываются сигналы на выходах 28 всех блоков 7 и соответственно на выходе 18 элемента И 3, говорит о том, что весь резерв каналов 8 исчерпан и существует группа (группы) мажоритарно-резервированных каналов не укомплектованных полностью исправными каналами 8 °

Элемент НЕ 67 предназначен для: выработки сигнала на своем выходе при передаче информации между каналами 8 в направлении младших номеров каналов 8, Необходимо дополнительно подчеркнуть что упоминаемая в тексте нумерация каналов 8 задается в счетчиках 39 номерами от нуля до значения, равного (М-1), причем в исходном состоянии в счетчик 39, соответствующий каналу 8 с индексом М (фиг.1), заносится нулевой код. Нумерация каналов 8 кодами в соответствующих счетчиках 39 возрастает от нуля до (М-1) для каналов 8,имеющих (фиг.1)индексы М,...

2, 1 соответственно. Поэтому в исходном состоянии в счетчик 39 блока 7.1 заносится код "M-1",блока 7.2 — код "М-2" и так далее, а блока 7.М вЂ” код "0".

Данная нумерация иллюстрируется позицией (фиг.5), где в квадратах приведена нумерация каналов 8 (обозначение 39 следует понимать как содержимое счетчика 39), когда число каналов 8 в обменнике 6 информации равно девяти. Из этих девяти каналов 8 образованы две группы мажориi322299 !4 тарно-резервированных каналов с номеи группа резервных каналов 8 с номеКаналы 8 и их работа абсолютно идентична каналам известного устройства и осуществляется следующим образом.

При наличии сигнала на входе 3 1 осуществляется передача информации на входы 35 и 32 канала 8 с выходов регистра 85, а при отсутствии сигнала — с входов 33, 34 канала 8 соответственно ° При наличии (отсутствии) сигнала на входе 11 на первую группу А информационных входов регистра 85 информация передается с группы информационных входов 33 и 34.

Запись информации в регистр 85 происходит по заднему фронту синхросигна- 20 ла, поступающего на вход 9, если на его вход 27 подается сигнал. В зависимости от состояния сигнала на входе 10 запись информации в регистр 85 производится либо с выходов мультиплексора 88, либо с информационных входов 26.

Функционирование устройства 38 происходит следующим образом под уп- 30 равлением разнесенных во времени неперекрывающихся синхросигналов и на входах 114 и 115. В коуце выполнения очередной микропрограммы на выходе 104 конца команды регистра 90 подается сигнал, обеспечивающий занесение в регистр 91 начального адреса очередной микропрограммы с входов 98. Все последующие адреса иикрокоманд микропрограммы заносятся в регистр 91 с выходов 101 (сигнал на выходе 104 отсутствует), причем если мультиплексором 93 логических условий не производится проверка логических условий на выходах 18-20 45 устройства, то модифицируемый разряд очередного адреса микрокоманды передается на выход 103 мультиплексора 93 (и соответствующий вход регистра 91) беэ изменения под управле- 50 ния соответствующего кода на выходе 100. При проверках мультиплексором 93 соответствующих логических условий на . выходах 18-20 устройства под управлением соответствующего кода на выходах 100 значение модифицированного разряда адреса очередной микрокоманды на выходе 103 мультиплексора 93 определяется значением сигнала на выходе 18, 19 или 20. Таким образом, осуществляется ветвление в микропрограмме и перевод на соответствующую ее ветвь. Запись адреса очередной микрокоманды в регистр 91 производится по заднему фронту сигнала на входе 114, а запись операционной части микрокоманды в регистр

90 с выходов 99 происходит по заднему фронту сигнала на входе 115.

Иикрооперации, запоминаемые в регистре 90, управляют подачей сигналов на соответствующие входы 9-17 устройства, причем для формирования импульсных сигналов на соответствующих входах устройства использУются элементы

И 95-97 и дешифратор 94, тактируемые синхросигналом с входа 114.

Устройство работает в двух режимах, нерезервированном (аналогично работе известного устройства) и мажоритарно-резервированном с подключением резервных каналов 8 взамен отказавших каналов 8. Под отказом канала 8 следует понимать как отказ отдельных узлов канала 8 (регистра 85, мультиплексора 88 и мультиплексоров

86 и 87 по передаче информации с выходов регистра 85 на выходы 35 и 32 канала 8) так и отказ подключаемых к устройству процессорных элементов 37.

В нерезервированном режиме устройство работает следующим образом.

Счетчик 39, регистр 44 и триггеры

47-49 находятся в нулевом состоянии, сигналы на входы 16 не подаются и логические условия на выходах 18-20 устройства не проверяются, поэтому состояние сигналов на входах 27 и 31 определяется кодами регистров 2 и 1. Информация с информационных входов 23 передается через коммутаторы 45 на информационные входы 26 каналов 8, а коды с входов 17 передаются на кодовые выходы 24 устройства.

На вход 10 подается потенциал, устанавливающий регистры 85 в режим записи информации по входам 26, и производится запись информации из процессорных элементов 37. Затем на вход 10 подается потенциал, устанавливающий регистры 85 в режим приема информации с выходов мультиплексора 88.

Элементарный цикл работы устройства состоит в следующем.

1322299

Па вход !1 подается потснциал, соответствующий выбранному направлению пересылки информации в обменнике 6.

По входам 12- 15 производится запись управляющей информации в регистры

1 и 2, После этого на вход 9 подается синхросигнал, обеспечивающий запись информации в регистры 85 с выходов мультиплексоров 88.

При этом запись новой информации

1О происходит в каналах 8, укаэанных отсутствием единиц в соответствующих разрядах регистра 2 маски, записываемая информация поступает из ближайшего по выбранному направлению пе15 ресылки канала 8, указанного регистром 1 состояний, I

При работе устройства пауза между двумя смежными синхросигналами на вхо 20 де 9 должна гарантировать правильную работу устройства. Поэтому величина паузы определяется временем распространения фронта сигнала с выхода регистра 85 первого канала 8 до входа регистра 85 последнего канала 8 при передаче информации через мультиплексоры 87 или с выхода регистра 85 последнего канала 8 до входа регистра 85 первого канала 8 при передаче 3О информации через мультиплексоры 86 и должна быть больше этого времени.

Если требуемый обмен информацией между каналами 8 не удается провести за один элементарный цикл, на 35 регистры 1 и 2 заносится новая информация и производится следующий элементарный цикл обмена информацией.

При использовании устройства в 4О многопроцессорной вычислительной системе при необходимости осуществления обмена между процессорными элементами 37 устройство 38 инициирует запись информации в обменник 6 выдачей сиг- 45 налов по входам 9-15. Затем, в соответствии с программой обмена, устройство 38 организует несколько элементарных циклов обмена информацией между каналами 8, управляя перегрузкой регистров 1 и 2.

После завершения программы обмена устройство 38 инициирует перепись информации иэ каналов 8 в соответствующие им процессорные эле- 55 менты 37.

В мажоритарно-резервированном ремиме устройство работает следующим образом.

В начале. рабаты устройства все его элементы и узлы, также как и процессорные элементы 37, к которым подклюнается устройство, исправны, а триггеры 47-49 обнулены. Работа устройства начинается с формирования групп мажоритарно-резервированных каналов и резервных каналов.

А в процессорных элементах 37 хранятся их физические номера, которые

I через информационные входы 23 подаются на информационные входы счетчиков 39 и записываются в них по синхросигналам на.входе 16.4 и подаче потенциала на вход 16.2(позиция с! фиг.5). Код самого старшего номера канала 8 из групп мажоритарно-резервированных каналов 8 (для примера, приведенного на фиг.5, этот код равен "5") аналогичным образом иэ процессорного элемента 37 подается на входы регистра 44 и записывается в него при подаче синхросигнала на вход 16.5 устройства.

При дальнейшей работе до определения отказавших каналов 8, если они есть, и перестройки структуры устройства сигналы на входы 16 не подаются, и устройство функционирует аналогично описанному нерезервированному режиму с той лишь разницей, что в резервных каналах 8 управляющие коды с входов 17 на группы выходов 24 не передаются. При этом функционирование резервных каналов 8 происходит обычным образом, соответствующим остальным каналам.

Проверка исправности каналов 8 может производиться, например, периодически через заданные интервалы времени и происходит следующим образом.

Регистры 1 и 2 обнулены. Контрольные коды с процессорных элементов 37 записываются в регистры 85 соответствующих каналов 8.Затем производится элементарный цикл передачи информации из регистров 85 каналов 8 в регистры 85 соседних каналов 8, имеющих номер на единицу больший. Управление передачей производится путем выработки потенциалов на входах

11 27 и 31 и синхросигнала на вхо-! де 9 каналов 8. При этом сигнал на входе 1О каналов 8 разрешает прием информации в регистр 85 с выходов мультиплексора 88. Таким образом, информация канала с номером "5" поступает в резервный канал с номером "6", 17 13222 а в канал с номером "0" поступает информация из резервного канала с номером "8", не несущая смысловой нагрузки. В следующем элементарном цикле производится передача информации между каналами 8 в сторону младших номеров и производится замыкание малого кольца подачей сигнала на вход 16,3. В этом цикле каналы 8 с номерами "1", "2", "4" и 10

"5" работают на передачу, информации с входов 34 на выходы 32 и не изменяют состояния регистров 85. В регистр 85 канала 8 с номером "0" поступает информация канала 8, имею- 15 щего номер "3", а в канал 8 с номером "3" — информация из резервного канала с номером "6". Таким образом, после данных двух элементарных циклов обмена смещение информации в кана- 20 лах 8 произошло следующим образом:

В следующем (третьем) элементарном цикле в блоке 4 1 сравнивается код соседнего канала, подаваемый по входам 25 из регистра 85 с аналогичным кодом, подаваемым на информационные входы 23 устройства с выхода своего процессорного элемента 37. На вход ЗО

16.6 подается сигнал, который поступает на синхровход триггера 47 через элемент И 55, если он не заблокирован, как описано. При равенстве сравниваемых кодов (низкий сигнал на выходе 76 35 блока 4 1 сравнения) в триггере 47 подтверждается нулевое состояние, а при неравенстве - в триггер 47 записана единица, причем триггер 47 устанавливается в единицу в блоке 7 отка- 40 эавшегося канала (фиг,5, канал с номером " 1") и одного из соседних исправных каналов (фиг.5, канал с номером "2").

Затем производится выполнение трех элементарных циклов аналогично описанному с той лишь разницей, что в первом элементарном цикле информация между каналами передается в сторону 5п каналов 8 с младшими номерами, во втором элементарном цикле при замыкании "малого кольца" — в сторону каналов со старшими номерами, а в третьем элементарном цикле синхросигнал 55 вырабатывается на входе 16,7, а не на входе 16.6. Поэтому информация между каналами перемещается следующим

99 18

"3" "5", а триггеры 48 для примера (фиг.5) устанавливаются в единицу в каналах с номерами "1" и "0". Таким образом, оба триггера 47 и 48 включаются только в блоке 7 соответствующего отказавшему каналу (в нашем примере — каналу 8 с номером ет 1 ее )

Поскольку при сравнении кодов на выходе 7 5 блока 4 1 сравнения, например в канале с номером " 1 ", сигнал отсутствует, то н а выходе 2 9 и с оответственно н а выходе 1 9 выр аб а тыв ается сигнал " 1 ", который определяет переход микропр о гр аммы микр о про г раммного запоминающего устройства 8 9 н а соответствующую ветвь, работа по которой производится ка к описано, Если же отказавшие каналы от сут с т в уют, т о переход микропрограммы производится н а ветвь, соответствующую окончанию реконфигурации устройства .

При наличии отказавших каналов р абота устройства происходит следующим образом .

В следующем цикле на вход 1 6 . 8 п одается си нхр оси г н ал, п о которому включается триггер 4 9 только в том и з блоков 7, в котором включены оба триггера 4 7 и 4 8 (с о о т в етс т в ующе г о отказавшему каналу 8 с номером " 1 " ) .

В следующем цикле п од управлением соответствующих сигналов на входах

9 - 1 1 и 1 6 . 1 и выходах 2 7 и 3 1 эл ементов ИЛИ- НЕ 6 1 и 6 2 производится запись содержимого счетчика 3 9 в р егис тр 8 5 соответствующего канала 8, после чего в следующем элеме нт ар ном цикле блоком 4 2 производится с рав кение содержимого своего счетчика 3 9 с увеличенным н а единицу на сумматоре

40 содержимым счетчика 39 соседнего канала 8, записанным в регистре 85 своего канала. В этом же элементарном цикле производится обнуление своего счетчика 39 или уменьшение

его содержимого на единицу,или содержимое счетчика 39 остается без изменения в зависимости от того, на каком из выходов 71-73 блока 42 выработан сигнал (фиг.5в, поясняется соответствующими цифрами справа от квадратов и стрелкой перехода в соответствующее состояние счетчика 39, пояснение приводится под обозначения 42) состояния выходов блока 42 сравнения) .

1322299 20

В этом же . If MeнтарнОМ цик:!е Ilpo веряется состояние логического уровня на выходе ?О элемента 1ПИ 5. Поскольку включенный триггер 49 блока 7 канала 8 с номером "1" запрещает передачу содержимого регистра 85 на его выходы (канал 8 с номером "1" настраивается на передачу информации с входов 33 и 34 на выходы 35 и 32), то в канале 8 с номером "2" в регистр 85 записан код "0", соответствующий содержимому счетчика 39 с номером 0 . В этом случае в блоке 7, соответствующем каналу 8 с номером "2", сигнал вырабатывается на выходе 72 блока 42 и по синхросигналу на входе 16.4 содержимое счетчика 39 уменьшается на единицу.

Отсутствие сигналов на выходах 71 и 73 блока 42 в данном цикле определяет выработку сигнала на выходе 30 элемента ИЛИ-НЕ 64 и соответственно на выходе 20 элемента HJIH 5, что при проверке данного логического условия сигнализирует о том, что дан,ная итерация (например, итерация bI фиг.5) не является последней, так как не завершено формирование групп мажоритарно-резервированных каналов путем замены неисправных каналов 8 исправными из числа резервных.

Описанная итерация обмена содержимым счетчиков 39 между каналами, анализа их содержимого и модификации содержимого счетчиков 39 повторяется до тех пор, пока на выходе 20 элемента ИЛИ 5 в соответствующий момент времени отсутствует сигнал . Это означает, что сформированы группы мажоритарно-резервированных каналов, укомплектованные исправными каналами 8, и нумерация каналов 8 этих групп и резервных каналов 8 осуществляется без пропуска последовательных номеров. Повторение итераций показано обозначениями Ь вЂ” Ь8 (фиг.5) .

По окончании итераций реконфигурации каналов 8 обменника 6 (после итерации Ь ) происходит проверка на8 личия групп мажоритарно-резервированных каналов, не полностью укомплектованных исправными каналами. Данная ситуация возникает, если на выходах 28 всех блоков 7 и соответственно на выходе 18 вырабатывается единичный сигнал. В примере (фиг.5) отсутствует сигнал на выходах 28 блока 7, соответствующего каналам 8 с вновь

f5

50 образованными номерами "5", "6" и "7". Поэтому сигнал отсутствует и на выходе 18 элемента И 3 и при проверке мультиплексором 93 соответствующего логического условия микропрограмма блока 89 переходит на ветвь, в которой осуществляется обнуление триггера 47(48) в канале с номером

"2"("0") . Поскольку при выработке сигнала на входе 16.9 обнуляются все триггеры 47-49 во всех блоках 7, то обнуление триггера 47(48) в канале с номером "2"("0") производится сравнением контрольных кодов как оггисано, так как группы мажоритарно-резервированных каналов укомплектованы исправными каналами 8, то при сравнении кодов и записи их результатов в триггеры 47 и 48 все триггеры 47 и 48 групп мажоритарно-резервирован— ных каналов установлены в нулевое состояние.

На фиг.6 показан пример, когда после настройки обменника 6, приведенной на фиг,5, произошли отказы в каналах, идентифицированных кодами 0 и "5" в соответствующих счетчиках 39.

В данном случае контроль, обнаружение отказавших каналов и реконфигурация устройства производится аналогично описанному. Настройка обменника 6 и формирование групп мажоритарно-резервированных каналов, укомплектованных полностью исправными каналами, происходит за семь итераций

С, -С . Состояния, которые принимают выходы счетчиков 39 и блоков 42 приведены под обозначениями (39)и (42T.

Выход из микропрограммъ1 в данном случае производится аналогично описанному (как и в примере, показанном на фиг.5, поскольку низкий уровень сигнала на выходе 28 блока 7, соответствующего каналу 8 с вновь образованным.. номером "5" обусловливает отсутствие сигнала на выходе 18 элемента И 3.

На фиг.7 показан пример, когда после настройки обменника 6, приведенной в примере, произошел отказ в идентифицированном номере 3 в соответствующем счетчике 39.

В данном случае контроль, обнаружение отказавшего канала 8 и реконфигурация устройства производится аналогично описанному. Настройка обменника 6 и формирование групп мажоритарно-резервированных каналов закан22299

Устройство для обмена информацией, содержащее регистр состояний и регистр маски, информационные и синхронизирующие входы которых являются соответствующими входами устройства для подключения групп выходов кодов задания режима обмена и маски и тдктирования регистров состояний и маски устройства управления вычислительным процессором системы, и М каналов, причем первые и вторые группы информационных входов i-го канала (i-1, M) соединены соответственно с первой группой информационных выходов (i-1)-ro канала и второй группой выходов (i+1)-ro канала, первая группа информационных входов и вторая группа информационных выходов первого канала подклю21 13 чивается за три итерации d, -Й,. Состояния, которые принимают выходы счетчиков 39 и блоков 42, приведены цифрами под обозначениями с39) и(42), Обозначением (5 ) = "0" (фиг.7) показано, что настройка обменника 6 окончена, так как на выходе элемента

ИЛИ 5 в соответствующий момент времени присутствует нулевой сигнал ° .После последнего элементарного цикла третьей итерации d устройство переходит к циклу, обозначенному позицией е (фиг.7) в котором мультиплексором 93 проверяется логическое условие отсутствия резерва, т.е. состояния сигнала на выходе 18 элемента И 3 отсутствия резерва.

Поскольку наибольший номер исправного канала 8 равен четырем, т.е. меньше величины "5", записанной в регистре 44 предела резерва, то на выходах 28 всех блоков 7 и соответственно на выходе 18 вырабатывается единичный сигнал (на фиг,7 данная ситуация отражена обозначением

<3 ) = " 1"), указывающий на то, что существует мажоритарно-резервированная группа каналов, не укомплектованная исправными каналами 8.

В этом случае работа устройства может быть остановлена либо исправные каналы 8 группы, не укомплектованной исправными каналами, переводятся в разряд резервных каналов 8 для остальных групп мажоритарно-резервированных каналов.

Формула изобретения

22 чены соответственно к первому информационному выходу и второму информационному входу М -го канала, третья группа информационных выходов

i-го канала является i-й группой выходов устройства для подключения

i-го процессорного элемента, вход синхронизации, вход задания направле ния передачи и вход задания источника д-го канала являются соответствующими входами устройства для подключения выходов синхронизации, задания направления передачи и задания источника устройства управления вычислительным процессором системы, причем каждый канал содержит информационный регистр и три мультиплексора, причем выходы первого, второго и третьего мультиплексоров соединены соответственно с второй и первой группами информационных выходов канала и первой группой информационных входов информационного регистра, группа выходов которого подключена к третьей группе информационных выходов канала и первым группам информационных входов первого и второго мультиплексоров, управляющие входы которых образуют вход задания режима обмена канала, а вторые входы соответственно соединены с второй и первой группами информационных входов канала, управляющий вход третьего мультиплексора является входом задания направления передачи канала, а первая и вторая группы информационных входов соединены соответственно с первой и второй группами информационных входов канала, вторая группа информационных входов, синхровход, вход разрешения записи и управляющий вход информационного регистра являются соответственно третьей группой информационных входов канала, синхровходом управления приемом и входом задания источника информации канала, о т л ич а ю щ е е с я тем, что, с целью расширения класса решаемых задач устройства, путем обеспечения возможности анализа состояния и реконфигурации структуры устройства в мажоритарном режиме при отказе каналов, в него введены М блоков анализа и реконфигурации, элемент И отсутствия резерва, элемент ИЛИ фиксации отказа и элемент ИЛИ фиксации настройки обменника, причем третьи группы информационных выходов и вхо23 1322299 24 дов, вход задания режима обмена и вход управления приемом i --го канала соединены соответственно с первой группой информационных входов, группой информационных выходов, выходом задания режима обмена и выходом управления приемом информации i-го блока анализа и реконфигурации, маскирующий и системный входы которого подключены соответственно к

1-м выходам регистра маски и регистра состояний, вход задания направления передачи информации, группы управляющих и кодовых входов блоков анализа и реконфигурации являются соответствующими входами устройства для подключения выхода задания направления передачи групп управляющих кодовых выходов устройства управления вычислительным процессом системы, первый, второй и третий управляющие выходы i-го блока анализа и реконфигурации подключены соответственно к 1 -входам элемента И отсутствия резерва, элемента

ИЛИ фиксации отказа и элемента ИЛИ фиксации настройки обменника, выходы которых являются соответствующими выходами устройства для подключения входов отсутствия резерва, фиксации отказа и фиксации настройки обменника устройства управления вычислительным процессом системы, вторая группа информационных входов и группа кодовых выходов i-го блока анализа и реконфигурации являются соответственно входом и выходом устройства для подключения группы информационных выходов и группы кодовых входов i-го процессорного элемента, причем каждый блок анализа и реконфигурации включает счетчик кодов настройки, сумматор кодов настройки, три блока сравнения, регистр предела резерва, коммутатор информации, дешифратор конфигурации канала, первый и второй триггеры сравнения кодов, триггер блокировки ка1 нала, блок элементов И, элементы ИЛИ старших, младших и средних номеров групп каналов, элемент И-ИЛИ, элементы И синхронизации, элемент И блокировки, элементы И старших, младших н средних номеров групп каналов, элементы ИЛИ-НЕ управления приемом информации, задания режима обмена, признака неравенства информации и признака окончания реконфигурации, 5

1О

Зо

55 первый и второй элементы ИЛИ анализа резерва и элемент НЕ, группа информационных входов сумматора кодов настройки подключена к первой группе информационных входов блока анализа и реконфигурации и первой группе информационных входов первого блока сравнения, вторая группа информационных входов блока анализа и реконфигурации соединена с группами информационных входов счетчика кодов настройки и регистра предела резерва, с первой группой информационных входов коммутатора информации и с второй группой информационных входов первого блока сравнения, управляющий и синхронизирующий входы счетчика кодов настройки, синхровходы регистра предела резерва и триггера блокировки канала, управляющий вход коммутатора информации, входы сброса первого и второго триггеров сравнения кодов и триггера блокиров ки канала, первый, второй и третий входы элемента И-ИЛИ и прямые входы элементов И синхронизации образуют группу управляющих входов блока анализа и реконфигурации, группа информационных входов и группа выходов блока элементов И являются соответственно группами кодовых входов и выходов блока анализа и реконфигурации, а управляющий вход блока элементов И соединен с выходом элемента И блокировки, маскирующий и системный входы блока анализа и реконфигурации соединены соответственно с первыми входами элементов ИЛИ-НЕ управления приемом информации и задания режима обмена, выходы которых образуют соответственно выходы управления приемом информации и задания режима обмена блока анализа и реконфигурации, вход задания направления передачи информации блока анализа и реконфигурации соединен непосредственно с четвертым входом и через элемент НЕ с пятым входом элемента И-HJIH выход которого соединен с вторыми входами элементов ИЛИ-НЕ управления приемом информации и задания режима об-. мена н с первыми инверсными входами элементов И синхронизации, вход приращения единицы сумматора кодов настройки соединен с шиной единичного потенциала, группа выходов счетчика кодов настройки соединена с первыми группами информационных входов вто13222

25 рого и третьего блоков сравнения, с входами дешифратора конфигурации канала и с второй группой информационных входов коммутатора информации, выходы которого образуют группу информационных выходов блока анализа и реконфигурации, группа выходов сумматора кодов настройки соединена с второй группой информационных входев второго блока сравнения, первый вы- fO ход которого соединен с вХодом установки в "0" счетчика кодов настройки и первым входом элемента ИЛИ-НЕ признака окончания реконфигурации, второй и третий выходы второго бло- 15 ка сравнения соединены соответственно с вычитающим входом счетчика кодов настройки и с вторым входом элемента ИЛИ HE признака окончания реконфигурации, группа выходов ре- 20 гистра предела резерва соединена с второй группой информационных входов третьего блока сравнения, выходы равенства и неравенства кодов первого блока сравнения соединены соответственно с первым входом элемента ИЛИ-HE признака неравенства информации и с информационными входами первого и второго триггеров сравнения кодов, первый выход третьего бло- ЗО ка сравнения соединен с первыми входами первого и второго элементов

ИЛИ анализа резерва, второй вход третьего блока сравнения соединен с вторым входом первого элемента 35

ИЛИ анализа резерва, выход которого соединен с первыми входами элементов И старших, младших и средних номеров групп каналов и с первым

99 26 входом элемента И блокировки, третий выход третьего блока сравнения соединен с вторым входом элемента

HllH-HE признака неравенства информации и с вторым инверсным входом элементов И синхронизации, выходы которых соединены соответственно с синхровходами первого и второго триггеров сравнения кодов, выходы первого и второго триггеров сравнения кодов соединены с первым и вторым информационными входами триггера блокировки канала, группы выходов старших, младших и средних номеров групп каналов дешифратора конфигурации канала соединены соответственно с группами входов элементов ИЛИ старших, младших и средних номеров групп каналов, выходы которых соединены соответственно с вторыми входами элементов И старших, младших и средних номеров групп каналов, выходы которых соединены соответственно с шестым, седьмым и восьмым входами элемента И-ИЛИ, единичный выход триггера блокировки канала соединен с девятым и десятым входами элемента И-ИЛИ, с вторым входом второго элемента

ИЛИ анализа резерва и третьими входами элементов ИЛИ-НЕ признака неравенства информации и признака окончания реконфигурации, выходы которых образуют соответственно первый, второй и третий управляющие выходы блока анализа и реконфигурации, нулевой выход триггера блокировки каналов соединен с вторым входом элемента И блокировки, выход которого соединен с управляющим входом блока элементов И.

1322299!

322299

)322299

Чъ ъ 4. э 4

1t -е нннннннпн

° м °

И

%3)

1чъ /

Щ В М 4 со 1 сЧ

Р Ч > О

/1, Cb

Ь / пня

ЕН

Ф

И

Ъс

Ф

М

3 /

М

II

ФФ

Ъ

Ф 4Ь

Мь

В

Ф

ИЪ

ФЪ

II

Ф

°

II

Ъм.

С> л

Юр

Э ъ V

/1, Ф

М 3

+

М> съ

Н

Фс

Ч. 3

Ь

II

43

Мъ

Ф

М

СЪ

Ф1.

+ л

Ю)

М ннннннннн л

Ю>

Ь

/1

О

М /

Л

C7)

0е /

Р

С31

И / л

D)

Ь /

М

Ф

1/

Ъс

Н

1I

Фм

О4

Ф1

04 V

Ю

СЪ

СЪ!

322299

И»

Фс

1 ч

Ф

С» л

Ф

4О л

Фу

Юм

11

Ф ч

v л

Щ

Ф »

04

Ю

«»

Ф

° е» °

v ъ ф

Э

С» л

Ф

Чз ч

Ф

М 4Ф. л

Юь

° »

Ъ/

В

Ъъ

О4

Ф

Ф4 V

Ф

С»

С»

Ф л

Э

В

°

Ф

«» л

Вю V

Ь

В

Чь л В ф 4 В а

V e V

°

° Ю

Ю

Ф л

Ф

+

° «»

«» В

° В

° с

Ф

М ° л

Щ

«» ч и к в + м - в ф» ЕЕ Ф 11 4

Ф

Г «Ъ ВЧ

Ф

«» «» 1 1

Ф

В

9

t м

h, В ч v

° Ф

В» 4

О,е

НППП° °

НППЕ -.

Ме

ННПП° °

1»22299

»

Ю»

h иъ и

v v

М л ф В

\/ мъ ц

V v

»-е л

h л

» » э

II И

+ с ф нъ,, Л

»

N

l л

О4

И

Ъ», Ф е С) «Ю» ° Э Ъ «3» Ьъ Ф е

Составитель В.Вертлиб

Техред И.Попович

Корректор С»Черни

Редактор Н. Бобкова

Закаэ 2866/46

Тирам 672 Подписное

BHHHIIH Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35,Раушская наб., д. 4/5

Упгород» ул. Проектная, 4

Проиэводственно-полиграфическое предприятие, г.

Г

М »

1" Г л

О» (юъ »/ л

О ь э

»»/ л

Ю

Ф»э »/

Мэ

v е с +

С, II

II

+ Ъ и

Ф»»

Ф :) С» л

Ф

Ф ъ л

Мъ л

М

Ф

Н

Ю»

t л