Генератор псевдослучайной последовательности

 

Изобретение может быть использовано при моделировании систем сложных сигналов. Цель изобретения - повышение закона распределения формируемой последовательности . Генератор содержит регистр 2 сдвига с сумматором 3 по модулю два в цепи обратной связи, управляемый делитель 4 частоты, триггер 5, элемент ИЛИ 8 и формирователь 10. В устройство введен элемент 1 задержки, служащий для задержки сигнала запроса на время тз, выбираемое из условия обеспечения переходных процессов в регистре 2 сдвига и управляемом делителе 4 частоты, и элементы И 6 и 7. 2 ил. 11 О) 31 со 14D N3 4 СО Фи.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 НОЗ КЗ 84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4026292/24-21 (22) 21.02.86 (46) 07.07.87. Бюл. № 25 (72) В. С. Батраченко и Б. Г. Стоянов (53) 621.374.2 (088.8) (56) Варакин Л. Е. Теория сложных сигналов. — М.: Советское радио, 1970, с. 201 — 222, 243.

Авторское свидетельство СССР № 911695, кл. Н 03 К 3/84, 1980.

ÄÄSUÄÄ 1322430 А 1 (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ

ПОСЛЕДОВАТЕЛЬНОСТИ (57) Изобретение может быть использовано при моделировании систем сложных сигналов. Цель изобретения — повышение закона распределения формируемой последовательности. Генератор содержит регистр 2 сдвига с сумматором 3 по модулю два в цепи обратной связи, управляемый делитель 4 частоты, триггер 5, элемент ИЛИ 8 и формирователь 10. В устройство введен элемент 1 задержки, служащий для задержки сигнала запроса на время т:, выбираемое из условия обеспечения переходных процессов в регистре 2 сдвига и управляемом делителе 4 частоты, и элементы И 6 и 7. 2 ил.

1322430

?5

1

Изобретение относится к импульсной технике и может быть использовано при моделировании систем сложных сигналов.

Целью изобретения является повышение равномерности закона распределения формируемой последовательности.

На фиг. 1 приведена структурная схема генератора псевдослучайной последовательности; на фиг. 2 — временные диаграммы его работы.

Генератор псевдослучайной последовательности содержит элемент 1 задержки, регистр 2 сдвига с сумматором 3 по модулю два в цепи обратной связи, управляемый делитель 4 частоты, триггер 5, первый 6 и второй 7 элементы И, выходы которых соединены с входами элемента

ИЛИ 8, выход которого соединен с первым входом выходного формирователя 9, входную шину 10, шины 11 управления, соединенные с соответствующими входами управления управляемого делителя 4 частоты, выход которого соединен с входом триггера 5, прямой и инверсный выходы которого соединены с вторыми входами первого 6 и второго 7 элементов И соответственно, первые входы которых соединены с соответствующими выходами регистра 2 сдвига, вход синхронизации которого соединен с входом синхронизации управляемого делителя 4 частоты, входной шиной 10 и входом элемента 1 задержки, выход которого соединен с вторым входом выходного формирователя 9.

Генератор псевдослучайной последовательности работает следующим образом.

Перед началом работы устройства регистр 2 сдвига устанавливается в исходное состояние. Предварительная установка регистра 2 сдвига необходима для предотвращения записи нулей во все разряды регистра, которая может произойти при включении устройства. Значение кода Ко — — 0 является запрещенным, так как при этом не выполняются условия формирования Mпоследовательности (цепи занесения начального значения кода Кр в регистр 2 сдвига не показаны).

На шины 11 управления подается выбранное значение управляющего кода К> (Ку

=2 " — К„), причем величина К„должна быть меньше длины 1 основной М-последовательности L=2" — 1 и быть не кратной 1, где ʄ— коэффициент пересчета управляемого делителя 4 частоты; К вЂ” разрядность регистра 2 сдвига; m- — разрядность управляемого делителя 4 частоты.

Предварительную установку триггера 5 и выходного формирователя 9 производить не требуется.

Сигналы запуска (фиг. 2, а), поступающие на входную шину 10 от внешнего генератора, осуществляют сдвиг содержимого регистра 2 сдвига, при этом на его выходах формируется основная М-последовательность (на фиг. 2, б приведена временная диаграмма для прямого выхода одного из разрядов регистра 2 сдвига).

Одновременно сигналы запуска поступают на вход управляемого делителя 4 частоты.

По каждому К„-му сигналу запуска происходит срабатывание управляемого делителя 4 частоты, и сигнал, формируемый на его выходе (фиг. 2, в), устанавливает триггер 5 поочередно то в единичное, то в нулевое состояние (фиг. 2, r). Сигнал запроса, задержанный элементом 1 задержки на время т., выбираемое из условия обеспечения переходных процессов в регистре 2 сдвига и управляемом делителе 4 частоты, поступает на второй вход выходного формирователя 9, в качестве которого применен D-триггер, и устанавливает его в единичное или нулевое состояние в зависимости от сигнала на его первом входе, определяемого состоянием К-го разряда регистра 2 сдвига и состоянием триггера 5.

При этом на выходе 12 устройства (фиг. 2, д) формируется выходная последовательность, представляющая собой чередование транслированных и инвертированных фрагментов основной M-последовательности, содержащих по К элементов. При этом длина выходной псевдослучайной последовательности составляет 2>(K„(2 — 1) элементов, что в 2 К„раз больше длины основной М-последовательности, а число единичных и нулевых элементов выходной последовательности одинаково.

Формула изобретения

Генератор псевдослучайной последовательности, содержащий входную шину, регистр сдвига с сумматором по модулю два в цепи обратной связи, шины управления, соединенные с соответствующими входами управления управляемого делителя частоты, выход которого соединен с входом триггера, выходной формирователь, вход синхронизации регистра сдвига соединен с входом синхронизации управляемого делителя частоты, отличающийся тем, что, с целью повышения равномерности закона распределения формируемой последовательности, в него введены элемент задержки, первый и второй элементы И, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с первым входом выходного формирователя, второй вход которого соединен с выходом элемента задержки, вход которого соединен с входной шиной и входом синхронизации регистра сдвига, соответствующие выходы которого соединены с первыми входами первого и второго элементов И, вторые входы которых соединены с прямым и инверсным выходами триггера соответственно.!

Фиг. Z

Составитель Ю. Bypìèñòðîâ

Редактор Н. Лазаренко Техред И. Верес Корректор Л. Бескид

Заказ 2876/53 Тираж 90! Г!одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий ! !3035, Москва, Ж вЂ” 35, Раушская наб., д. 4,5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Г!роектная, 4