Устройство для определения количества единиц в двоичном числе

 

СОЮЗ СОВЕТСКИХ, СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5g ф Н 03 М 7/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4026495/24-24 (22) 24.02.86 (46) 07.07.87. Бюл. № 25 (72) В. Г. Попов (53) 621.396(088.8) (56) Авторское свидетельство СССР № 1084794, кл. G 06 F 11/00, 27.12 ° 82.

Авторское свидетельство СССР

М - 1285477, кл. G 06 F 11/00, 1985.

ÄÄSUÄÄ 1322480 А 1 (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОЛИ ЧЕСТВА ЕДИНИЦ В ДВОИЧНОМ ЧИСЛЕ (») Изобретение относится к вычислительной технике и может быть использовано в устройстве контроля цифровой информации. Для повышения быстродействия в устройство введены элемент задержки, элемент И и элемент И-НЕ.

1 ил.

1 32248

При наличии как комбинации 11, так и 00 появляются единичные сигналы на

:выходах элементов ИЛИ 7 и 8, в результате на выходе элемента И-НЕ 14 нуле:вой сигнал и элементы И 1! и 12 заблокированы по вторым входам. Тактовый импульс с входа 22 через элемент 15 задержки и через соответствующий элемент Vi 3 и 4 поступает на вход обнуления соответствующего разряда первой половины регистра l и на устанавоч— ный вход соответствующего разряда второй половины регистра l. В результате комбинации 11 и 00 заменяются на 01. Содержимое счетчика не меняется„ Описанный процесс продолжается до тех пор, пока в анализируемом коде не остаются только комбинации 11, лиGa комбинации 00. В этом случае на одном из входов элемента И-НЕ 14 при.— сутствует чулевой сигнал, и на его выходе — единичный сигнал, открывающий элементы И 11 и 12 и по вторым входам. Б случае, если имеются комбинации 11, едийичный сигнал присутст— вует на выходе элемента ИЛИ 7, В результате элемент И 11 открывается по первому входу и очередной тактовый импульс добавляет к содержимому счетчика 17 единицу. При кодовой комбинаИзобретение относится к вычислительной технике и может быть использовано для контроля цифровой информации;

Цель изобретения — повьш|ение быстродействия устройства, На чертеже предста:влена схема устройства.

Устройство содержит и-разрядный регистр 1, первую 2, вторую 3, тре- 10 тью 4 и четвертую 5 группы элементов

И, группу элементов ИЛИ, первый и второй элементы ИЛИ 7 и 8, элемент

ИЛИ-НЕ 9, первый, второй, третий и четвертый элементы И 10-13,, элемент !5

И-HE 14, элемент 15 задержки, триггер 16, реверсивный счетчик 17, первые и вторые информационные входы 18 и 19, вход 20 запуска, кодовые входы

21, тактовый вход 22, информационные 20

23 и управляющий 24 выходы устрайства.

Устройство работает следующим образом.

Исходное состояние устройства характеризуется тем, что регистр 1, и триггер 16 установлены в "0".

Пусть число разрядов анализируе— мого кода четное, Разделим разряды исходного кода па две равные части 30 по г/2 разрядов„ Тогда

Е=Е +E,==Е +Е +и/2 — n/2 = (Е, — (n/2 — Е )) + n/2

Š— H + nn/2, где Š— общее количество единиц в двоичном коде;

Е,и Е; †количест единиц в первой и вторрй половинах исходного кода соответственна;

Н вЂ” количество нулей во второй !0 г половине исходного кода.

Таким образом, задача подсчета количества единиц в коде сводится к нахождению разности количества единиц в первой и нулей во второй половинах кода и коррекции результата на величину -п/2.

Разность может быть найдена следующим образом.

Попарно анализируются одноименные разряды в первой и второй половинах регистра. Если в анализируемом коде комбинация 11, то разность равна +1 и в счетчик нужно добавить единицу.

Если в анализируемой паре комбинация

00, то разность равн;; — 1 и из счетчика следует вычесть единицу, Если ком0 2 бинация равна 01 !0, то содержимое счетчика остае; ся без изменения.

В ряде случаев, когда, например, первaÿ пара разрядов содержит комбинагию 11, а вторая 00, то нет необходимости в счетчик вначале прибавлять единицу, а ва втором — вычитать, оставляя содержимое счетчика без изменения с переходом к анализу очередной пары комбинаций 11 и 00.

Если при этом в процессе поиска таких пар встречаются только комбинации ll, то э счетчик прибавляется 1, если встреч=.потся только комбинации

00, то из счетчика вычитается 1.

Коррекция мажет быть осуществлена предварительной записью кода и/2 в счетчик, Анализируемый код через информационные входы 18 и 19 заносится в регистр 1, В счетчик 17 заносится с входов 21 коц числа и/2. На вход 20 подается импульс запуска и триггер 16 переходит в единичное состояние, открывая элемент И 13. Элементы И 2 выделяют последовательно комбинации 11, элементы И 4 — комбинации 00.

1322480 ции 00 аналогичным образом из содержимого счетчика вычитается единица.

После того, как все комбинации 11 и 00 заменены на комбинации 01, на выходах элементов ИЛИ 7 и 8 возникают нулевые сигналы, а на выходе элемента ИЛИ-НЕ 9 — единичный сигнал, который открывает элемент И 10. В результате очередной тактовой импульс сбрасывает триггер 16 и регистр 1. 10

На выходе 24 появляется единичный сигнал, свидетельствующий об окончании рабочего цикла, на выходах 23 формируется код числа единиц.

Формула изобретения

Устройство для определения количества единиц в двоичном числе, содержащее и-разрядный регистр, установочные входы младших n/2 разрядов и-раз- 0 рядного регистра являются первыми информационными входами устройства, первые входы элементов ИЛИ группы являются вторыми информационными входами устройства, прямые выходы младших

n/2 разрядов и-разрядного регистра соединены с первыми прямыми входами соответствующих элементов И первой группы, прямые выходы старших n/2 разрядов п-разрядного регистра соеди-З0 иены с вторыми входами соответствующих элементов И первой группы, выход каждого элемента И первой группы соединен с соответствующими инверсными входами последующих элементов И дан- 35 ной группы, соответствующим входом первого элемента ИЛИ и первым входом соответствующего элемента И второй группы, выход которого соединен с входом обнуления соответствующего разря-40 да младших n/2 разрядов и-разрядного регистра, инверсные выходы младших разрядов и-разрядного регистра соединены с первыми прямыми входами соответствующих элементов И третьей груп-45 пы, вторые прямые входы которых соединены с соответствующими инверсными выходами старших n/2 разрядов и-разрядного регистра, выход каждого эле4 мента И третьей группы соединен с соответствующими инверсными входами последующих элементов И данной группы, соответствующим входом второго элемента ИЛИ и первым входом соответствующего элемента И четвертой группы, выход которого соединен с вторым входом соответствующего элемента ИЛИ группы, выход которого соединен с установочным входом разряда старших

n/2 разряцов п †разрядно регистра, выходы элементов ИЛИ соединены с первыми входами соответственно первого и второго элементов И, соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с первым входом первого элемент» И, второй вход которого является тактовым входом устройства, выход первого элемента И подключен к входу обнуления триггера, установочный вход которого является входом запуска устройства, инверсный выход управляющим выходом устройства, выходы второго и третьего элементов И соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, установочные входы которого являются кодовыми входами устройства, информационные выходы — информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены элементы задержки, четвертый элемент И и элементы И-НЕ, входы которого подключены к выходам первого и второго элемента ИЛИ соответственно, выход — к объединенным вторым входам второго и третьего элементов И, прямой выход триггера подключен к первому входу четвертого элемента И, второй вход которого является тактовым входом устройства, выход четвертого элемента И подключен к третьим входам второго и третьего элементов И и входу элемента задержки, выход которого подключен к вторым входам элементов

И второй и четвертый групп, выход третьего элемента И подключен к входу сброса регистра.

13 22480

Составитель Н.Ьочарова

Текред A.Кравчук

Редактор Е.Папп

Корректор Л.Пилипенко

Лодписное

Тираж 901

ВНИИПИ Государственного комитета СССР па делаи изобретений и открытий

113035, Москва, Ж-35, Раушская нао., д, 4/5

Заказ 2878/55

Производственно †полиграфическ предприятие, г. Ужгород, ул. Проектная 4

Устройство для определения количества единиц в двоичном числе Устройство для определения количества единиц в двоичном числе Устройство для определения количества единиц в двоичном числе Устройство для определения количества единиц в двоичном числе 

 

Похожие патенты:

Изобретение относится к электросвязи

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в устройствах сжатия информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в измерительных и управляющих системах

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])
Наверх