Вычислительное устройство

 

Изобретение относится к вычислительной технике. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения возможности вычисления расстояния между точками заданными в полярных координатах . Вычислительное устройство содержит коммутаторы 1 и 3, квадратор 2, три регистра 5-7, два сумматора-вычитателя 4 и 12, вычитатель 11, функциональный преобразователь 10f(o) (l-созл), где с. - W 15 разность полярных углов точек, блок 9 извлечения квадратного корня, счетчик 8, схему И 13, блок 19 синхронизации. Вычисление производится в соответствии с формулой ,2+9|-29i9i- cos(oc, - лг. ), где S- расстояние между точками; Pi , Pi - радиусы-векторы точек; tk, , i - полярные углы точек, в следующей последовательности: вычисляется (y,-f9l). затем 2р,9г (р, +pi) -(р-, +Р ). затем производится умножение (2pip2)(l-cosa) посредством сдвига информации в регистрах 5 и 7 и накопления частичных сумм в регистре 6. Далее вычисляется S (pi-р2) + +2pip2(l-cosa) p2-2pip2cosa. Полученное значение сдвигается в регистре 5 до появления логической единицы в старшем разряде, количество сдвигов фиксируется счетчиком 8 и определяет порядок результата , а по старшим разрядам кода S блоком 9 извлечения корня определяется мантисса результата. 1 з.п. ф-лы, 3 ил. 3 (Л 16 77 00 ьо ел 4i О5 00 г

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1325468 (50 4 G 06 F 7/544

/ "з

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

OllHCAHHE ИЗОБРЕТЕНИЯ: " - М А ВТОРСКОМ У СВИДЕТЕЛЬСТВУ ч. 4 д (21) 4041876/24-24 (22) 25.03.86 (46) 23.07.87. Бюл. № 27 (72) Ф. Е. Теплицкий и Г. Г. Унгуряну (53) 681.325 (08878) (56) Авторское свидетельство СССР № 1027719, кл. G 06 F 7/552, 1982.

Авторское свидетельство СССР № 1024914, кл. G 06 F 7/552, 1981.

19 15 (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения возможности вычисления расстояния между точками заданными в полярных координатах. Вычислительное устройство содержит коммутаторы 1 и 3, квадратор 2, три регистра 5 — 7, два сумматора-вычитателя

4 и 12, вычитатель 11, функциональный преобразователь 10f() = (1 — cosa), где разность полярных углов точек, блок 9 извлечения квадратного корня, счетчик 8, схему И 13, блок 19 синхронизации. Вычисление п оизводится в соответствии с формулой

S= р, +y< — 2д,у сов(с, — т., где S— расстояние между точками; д,, у — радиусы-векторы точек; к... ., — полярные углы точек, в следующей последовательности: вычисляется (д, + V ), затем

2у, р, = (р, + p, ) — (g, +p ), затем производится умножение (2р1р2) (1 — cosa) посредством сдвига информации в регистрах

5 и 7 и накопления частичных сумм в регистZ ре 6. Далее вычисляется S = (pi — р )+

+2р р2(1 — cosa) = pi+ р — 2pip cosa. Полученное значение сдвигается в регистре 5 до появления логической единицы в старшем разряде, количество сдвигов фиксируется счетчиком 8 и определяет порядок результата, а по старшим разрядам кода S блоком

9 извлечения корня определяется мантисса результата. 1 з.п. ф-лы, 3 ил.

1325468

Изобретение относится к вычислительной технике и может быть использовано в системах обработки данных, работающих в реальном масштабе времени, для вычисления расстояния между точками, заданными в полярных координатах.

Цель изобретения — расширение функциональных возможностей за счет обеспечения возможности вычисления расстояния между точками, заданными в полярных координатах.

На фиг. 1 представлена схема вычислительного устройства; на фиг. 2 — - схема блока синхронизации; на фиг. 3 — временные диаграммы сигналов синхронизации и управления.

Вычислительное устройство содержит трехвходовый коммутатор 1, квадратор 2, двухвходовый коммутатор 3, сумматор-вычитатель 4, регистры 5 — 7 с параллельной записью кода и возможностью сдвига информации, счетчик 8, блок 9 извлечения квадратного корня, функциональный преобразователь 10f (< ) = (1 — coso(), вычитатель

ll, сумматор-вычитатель !2, элемент И 13, входы 14 — 18 устройства, блок 19 синхронизации с выходами 20 — 32 и входом 33, выходы 34 и 35 устройства.

Блок 19 синхронизации содержит генератор 36 импульсов, элемент И 37, счетчик

38, элемент 2НŠ— И 39, элемент 40 памяти, одновибраторы 41 и 42.

Квадратор 2, блок 9 извлечения квадратного корня, функциональный преобразователь 10f(n)= (1 — cosa) могут быть выполнены на микросхемах постоянной памяти

556РТ5, РТ7 либо 573РФ с прошивкой соответствующих функций, в качестве регистров 5 — 7 могут использоваться микросхемы

133ИР13, сумматоров-вычитателей 4 и 2 и вычитателя 1! — 133ИПЗ, элемента 40 памяти — 556РТ5 с прошивкой в соответствии с временной диаграммой фиг. 3, одновибраторов 41 и 42 — ИЗЗАГ1.

Вычислительное устройство работает следующим образом.

При появлении на входах 14-17 полярных координат точек(на входах 14 и 15— радиусы-векторы pi и р., а на входах 16 и 17— полярные углы al и а )и на входе 18 импульса готовности исходных данных на выходе одновибратора 41 появляется короткий импульс и устанавливается в нуль счетчик 38, при этом в соответствии с прошивкой элемента 40 памяти на выходах 25 и 26 появляется уровень логической « l », а на выходе

32 — короткий импульс, устанавливающий в «О» регистры 5 и 7. Элемент И 37 начинает пропускать импульсы с выхода генератора 36 на вход счетчика 38, а на втором входе элемента 40 памяти появляется «О».

Затем при появлении на выходе счетчика

38 кода «1» значение pi через коммутатор

1 (на выходах 21 и 22 состояние «00»)

« проходит на квадратор 2 и значение р че5

55 рез коммутатор 3 (на выходе 28 «О») поступает на сумматор-вычитатель 4, складывается со значением «0», поступающим из регистра 5 (на выходе 27 «О», соответствует сложению), и по фронту импульса на выходе 20 записывается в регистр 5 {на выходах 25 и 26 «11», соответствует параллельной записи).

Далее на выходе счетчика 38 появляется код «2», при этом значением р> через коммутатор 1 (на выходах 21 и 22 «10») проходит на квадратор 2 и значение рр через коммутатор 3 (на выходе 28 «О») поступает на сумматор-вычитатель 4 и складывается со значением p, поступающим из регистра 5 (на выходе 27 «О»). Результат р +р фронтом импульса на выходе 20 записывается в регистр 5 (на выходах 25 и 26 «1!»). Далее на выходе счетчика 38 появляется код «3», при этом значение (р + р ) с выхода сумматора-вычитателя 12 (на выходе 23 «О») через коммутатор (на выходах 21 и 22 «01») проходит на квадратор 2 и значение (р +р ) через коммутатор 3 (на выходе 28 «О») поступает на сумматор-вычитатель 4, на второй вход которого из регистра 5 поступает значение pi+ рг.

На выходе сумматора вычитателя 4 формируется значение -pipe= — (р + о ) — (pi + р, ) (на выходе 27 «!», соответствует вычитанию) и фронтом импульса на выходе

20 записывается в регистр 5, после чего с небольшой задержкой на время срабатывания элемента 40 памяти на выходе 28 появляется «1», а на выходе 27 «О». Значение «О» с выхода регистра 6, обнуляющегося сигналом с выхода 27, проходит через коммутатор 3 на сумматор-вычитатель 4 и суммируется со зачением 2р р с выхода регистра 5.

При появлении на выходе счетчика 38 кода

«4», регистр 5 переключается в режим сдвига вправо (на выходах 25 и 26 «10»), а регистр 7 — в режим сдвига влево (на выходе 24 «О»), а второй управляющий вход отключен (что соответствует «!») . Перед этим регистр 7 находился в режиме параллельной записи, в нем к этому времени находится значение (1- -cosa), поступающее на 0-вход регистра 7 с выхода функционального преобразователя 10, где а=

=-аl — а — разность полярных углов, поступающая с выхода вычитателя 11. При этом в старшем разряде целая часть — 0 либо 1 значения (1 — cosa), а в последующих разрядах — код дробной части. Если в старшем разряде регистра 7 — «1», то импульс с выхода 29 проходит на С-вход регистра 6 через элемент И 13 и в регистр 6 записывается сумма содержимых регистров 5 и 6. Таким образом, в течение k шагов (k — разрядность (1-созо:) на фиг. 3 k = 8, код счетчика 38 с «4» по «10») в регистре 6 накапливается сумма и 2

2,- т - = — 2pip (1 — -сова), t-1

1325468

10 !

Формула изобретения где р; — значение i-го разряда двоичного кода (! — cosa).

Значения 2р р /2 формируются сдвигом информации в регистре 5 вправо, на DR-входе (вход информации «Сдвиг вправо») постоянно установлен «О» (для ТТЛ-логики цепь «Общий») .

При появлении на выходе счетчика 38 кода «11» на выходах 24 и 26 появляется

«1» и регистры 5 и 7 переключаются в режим параллельной записи. Одновременно на выходе 32 появляется короткий импульс, формируемый одновибратором 41, и регистры 5 и 7 обнуляются.

Далее, по фронту сигнала с выхода 20 в регистр 5 переписывается значение 2pIp X

)((1 — cosa), поступающее с выхода регистра 6 через коммутатор 3 (на выходе 28 «1») и сумматор-вычитатель 4 (регистр 5 обнулен, на выходе 27 «0»). При появлении на выходе счетчика 38 кода «12» значение (pI — рг) с выхода сумматора-вычитателя 12 (на выходе 23 «1») через коммутатор 1 (на выходах 21 и 22 «01») поступает на кадратор 2, с выхода которого значение (pI — рр) через коммутатор 3 (на выходе 28 «О») поступает на первый вход сумматора-вычитателя 4, на второй вход которого из регистра 5 поступает значение 2р р2 (1 — cosa), При этом на выходе сумматора-вычитателя

4 формируется значение S = р„ + р 2 — 2pIp cosa= (pI — р ) + 2р1р2 X (1 — cosa) и фронтом сигнала с выхода 20 записывается в регистр 5. При появлении на выходе счетчика 38 кода «13» на выходе 25 появляется «О», блокирует прохождение импульсов через элемент И 37 и разрешает прохождение сигнала с входа 33, соединенного с выходом старшего разряда регистра 5, на второй вход элемента 40 памяти через элемент 2НŠ— И

39. Если в старшем разряде регистра 5—

«О», то на втором входе элемента 40 памяти и на выходе 26 будет «1», регистр 5 будет в режиме «Сдвиг влево», одновременно на выходе 30 при каждом очередном сдвиге будет появляться импульс, поступающий на С-вход счетчика 8.

При появлении в старшем разряде регистра 5 (вход 33) «1» на втором входе элемента 40 памяти и на выходе 26, в соответствии с прошивкой элемента 40 памяти, появляется «О», после чего значения в регистре 5 и счетчике 8 не изменяются (на выходах 25 и 26 «00», на выходе 30 отсутствуют импульсы). Одновременно на выходе

31 появляется сигнал «Готовность результата». При этом в (и+1) старших разрядах регистра 5 будет приближенное (с точностью до п+ значащих цифр) значение

S = S 2, где (= 2e+ eI, и — разрядность аргументов pI, 1 — значение кода на выходах счетчика 8 (количество сдвигов информации в регистре 5); FI — значение млад30

55 шего разряда кода; f2 — значение старших разрядов кода.

Так как о =у — д — — = удху-;П-= /Я вЂ” = х о 2 2 в блоке 9 извлечения квадратного корня по значению S и значению Г, («О» или «1») табличным путем определяется значение корня, являющееся мантиссой результата, и поступает на выход 35, при этом на выходах старших разрядов счетчика 8 (выход

34) присутствует порядок результата. Причем при S = 0 в старшем разряде регистра 5 единица все равно появляется, т. к. на

D, -входе — «1» (для 133 серии допускается: вход отключен).

При необходимости вычисления функции

Z= и/х 4- у аргументы подаются на входы

14 и 15, а на входах 16 и 17 фиксируются коды с разностью, соответствующей л/2.

Предлагаемое устройство позволяет без значительного увеличения аппаратных средств производить вычисление расстояния между точками, заданными в полярных координатах, что позволяет эффективно его использовать для обработки больших массивов информации в системах, работающих в реальном масштабе времени.

Вычислительное устройство, содержащее три регистра, два сумматора-вычитателя, блок синхронизации, элемент И, первый вход которого соединен с выходом первого регистра, первый выход блока синхронизации соединен с входами сброса первого и второго регистров, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможностей вычисления расстояния между точками, заданными в полярных координатах, в него введены вычитатель, квадратор, счетчик, блок извлечения квадратного корня, два коммутатора, функциональный преобразователь, причем входы задания первого и второго модулей векторов устройства соединены с первым и вторым информационными входами первых сумматора-вычитателя и коммутатора, выход первого сумматора-вычитателя соединен с третьим информационным входом первого коммутатора, выход которого соединен с информационным входом квадратора, выход которого соединен с первым информационным входом второго коммутатора, выход которого соединен с первым информационным входом второго сумматора-вычитателя, выход которого соединен с информационными входами второго и третьего регистров, выход второго регистра соединен с вторым информационным входом третьего коммутатора, второй выход блока синхронизации соединен с синхровходами первого и второго регистров, третий выход блока синхронизации соединен

1325468

20 с управляющим входом первого сумматоравычитателя, четвертый и пятый выходы блока синхронизации соединены с первым и вторым управляющими входами первого коммутатора, шестой и седьмой выходы блока синхронизации соединены с управляющим входом второго коммутатора и вторым входом элемента И соответственно, восьмой выход блока синхронизации соединен с управляющим входом второго сумматора-вычитателя и входом сброса третьего регистра, выход элемента И соединен с синхровходом третьего регистра, девятый выход блока синхронизации соединен с входом установки в «0» первого регистра, десятый выход блока синхронизации соединен с входом установки в

«1» второго регистра, одиннадцатый выход блока синхронизации соединен с входом сбро,са счетчика и входом установки в «0» второго регистра, двенадцатый выход блока синхронизации соединен со счетный входом счетчика, тринадцатый выход блока синхронизации является выходом признака готовности результата устройства, входы задания первого и второго полярных углов устройства соединены с первым и вторым информационными входами вычитателя, выход которого соединен с информационным входом функционального преобразователя, выход которого соединен с информационным входом первого регистра, выход младшего разряда счетчика соединен с входом стробирования блока извлечения квадратного корня, выход старшего разряда второго регистра соединен с входом управления режимом блока синхронизации, выход младших разрядов второго регистра соединен с вторым информационным входом второго сумматоравычитателя и информационным входом блока извлечения квадратного корня, выход сгарших разрядов счетчика является выходом порядка результата устройства, выход блока извлечения квадратного корня является выходом мантиссы результата устройства.

21 уг

24.

26

27

28

29

1325468

О 12 5 4 56 7 8 9 10111213 13 13

27

111

I !

11

25 I !

11

I!

26 !!!

27- ! !

I!

37

Фыр

Составитель 3. Шершнева

Редактор В. Петраш Техред И. Верес Корректор Л. Пилипенко

Заказ 3110/44 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород. ул. Проектная, 4