Устройство для вычисления обратной функции

 

Изобретение относится к вычислительной технике и может быть использовано при обработке сигналов, данных измерений и т.д. Устройство Гтредназначено для вычисления обратных функций. Цель изобретения - расширение функциональных возможностей за счет модификации алгоритма работы. Устройство содержит генератор 1 тактовых импульсов, сумматор 2, блок 3 памяти значений прямой функции, схему 4 сравнения, регистр 5 последовательных приближений , регистр 6, элемент 7 задержки, триггер 8 и злемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 с соответствующими связями. Принцип работы устройства основан на поразрядном приближении к значению обратной функции. 2 ил. (Л Й/г./

СОЮЗ СОВЕТСКИХ

СО1.1ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (504 G 06 F 7 544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АBTOPCKOMY СВИ4ЕТЕЛЬСТВУ (21) 3886407/24-24 (22) 19.04.85 (46) 07.07.87. Бюл. У 25 (72) О.Н. Партала (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 589610, кл. G 06 F 7/544, 1978.

Авторское свидетельство СССР

Ф 1019444, кл. С 06 F 7/544, 1982.

Авторское свидетельство СССР

HI 1285465, кл. С 06 F 7/544, 1985. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОБРАТНОЙ ФУНКЦИИ (57) Изобретение относится к вычислительной технике и может быть исполь„„SU„,, 1 222 7 А1 эовано при обработке сигналов, данных измерений и т.д. Устройство йредназначено для вычисления обратных функций.

Цель изобретения — расширение функциональных воэможностей эа счет модификации алгоритма работы. Устройство содержит генератор 1 тактовых импульсов, сумматор 2, блок 3 памяти значений прямой функции, схему 4 сравнения, регистр 5 последовательных приближений, регистр 6, элемент 7 задержки триггер 8 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 с соответствующими связями. Принцип работы устройства основан на поразрядном приближении к значению обратной функции. 2 ил.

1322267 2 у„ (х,) х и значение логического

"0, если yÄ (x,) > x,. В первом слуи чае сумматор-вычитатель 2 работает в режиме суммирования, во втором — в режиме вычитания.

Устройство в режиме суммирования работает следующим образом.

На фиг. 2а показан случай, когда ь- у„ (х ) с х (прямая функция показана сплошной линией, обратная — пунктирной). В этом случае аргумент х„, при котором у „ (х„) = х расположен справа от х, й, следовательно, величину х, следует увеличивать.

Импульс "Пуск" обнуляет регистр 5 последовательных приближений по входу S и синхронизирует работу генера5 тора 1. Первый тактовый импульс генератора 1 после импульса Пуск" записывает логическую "1" в старший разряд регистра 5. На выходе сумматорай вычитателя 2 появляется число х х, + 1 ед. старш. разр. я Если х, становится больше х„, на выходе блока сравнения 4 появляется логический "0". Элемент ИСКЛЮЧАКЩЕЕ

ИЛИ 9 дает на выходе логическую единицу только в случае совпадения на входах нулей или единиц. В данном случае на выходе триггера 8 — "1",на пс выходе схемы 4 — "0". Следовательно, на выходе элемента 9 появится "0", который при следующем тактовом имо пульсе генератора 1 отменит "1" в старшем разряде регистра 5. Снова на д1 выходе элемента 9 восстановится "1", которая при очередном тактовом импульсе генератора 1 запишется во второй по очереди старший разряд регистра 5

). и т.д.

Этот процесс продолжается до тех пор, пока не будут перебраны все разряды регистра 5, на котором установится дополнительное число х„ такое, й45 что х, + х„,„= х„. Поскол" ê"ó при аргументе xÄyÄ (xÄ) = х,, то отсюда следует, что х„= у„(х, ), т. е. то, что оВр и следовало определить. Число х„ с выхода сумматора-вычитателя 2 по им пульсу конца преобразования (результат) с регистра 5 записывается в регистр 6.

Изобретение относится к вычислительной технике и может быть использовано при обработке сигналов, даннь измерений и т.д.

Цель изобретения — расширение фун кциональных возможностей за счет автоматического определения градиента функции.

На фиг. 1 представлена функционал ная схема устройства вычисления обратной функции; на фиг. 2 — диаграммь работы устройства в режиме суммирования (а) и в режиме вычитания (6).

Устройство вычисления обратной функции состоит из генератора 1 тактовых импульсов, сумматора-вычитателя 2, блока 3 памяти значений прямой функции, схемы 4 сравнения, регистра последовательных приближений, регист ра 6, элемента 7 задержки, тригге- ра 8 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9.

Устройство для вычисления обратно функции работает следующим образом.

Цифровой код аргумента х, подаетс на вход второго операнда сумматоравычитателя 2 и второй вход схемы 4 сравнения. Импульс "Пуск" поступает на установочный вход генератора 1, работающего в непрерывном режиме, и синхронизирует его работу. Поступая на вход S регистра 5 последовательнь приближений, импульс "Пуск" обнуляет его. Тогда на выходе сумматора 2 будет также х, так как на вход первог операнда сумматора-вычитателя 2 с вы хода регистра 5 поступает нулевой ко а на выходе блока 3 памяти значений прямой функции будет у„ (х,).

Схема 4 сравнения определяет, что больше: х, > у„(х,) или х, у„(х, В зависимости or этого устанавливает ся дальнейший режим работы устройства — либо режим суммирования (фиг.

2а), либо режим вычитания (фиг. 2б)

Установка режима производится подаче на информационный вход триггера 8 вь ходного сигнала схемы 4 сравнения.

Для записи в триггер 8 информации со схемы 4 импульс "Пуск" задерживается в элементе 7 задержки на время задержки распространения кода х, при прохождении через сумматор-вычитатель 2, блок 3 и схемы 4, после чего задержанный импульс "Пуск" с выхода устройства 7 задержки подается на вход синхронизации триггера 8.

На выходе триггера 8 устанавливается значение логической "1", если

В режиме вычитания (фиг. 2б) у (х,) > х . Точка х„ расположена прй этом слева от х . Схема 4 сравнения определяет, что у„ (х ) > х и в. триггер 8 заносится логический "0", который переводит сумматор-вычита1322267 тель 2 в режим вычитания. На входах элемента 9 при этом оказываются логические "О", поэтому на его выходе будет "l С первым тактовым импульсом генератора 1 эта "1" заносится в стар-5 ший разряд регистра 5 последовательных приближений. На выходе сумматоравычитателя 2 появляется число х, х, — 1 ед. старш. разр.

Если х, становится меньше х,, то 10 на выходе схемы 4 сравнения появляется "1". Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 дает на выходе "0", который на следующем тактовом импульсе отменит "1" в старшем разряде регистра 5. В даль- 15 нейшем работа устройства идет так же, как и в режиме суммирования, а х„

0 Дои

Логика работы схемы 4 сравнения в случае у„ (х) = х безразлична. Пред-20 положим, что в процессе работы достигнуто на i-ом разряде регистра 5 равенство у„ (х) = х. Если в режиме суммирования на выходе схемы 4 при этом будет "1", на выходе элемента,9 также 25 будет "1". Эта "1" запишется в i+1-й разряд регистра 5 и равенство нарушится, тогда "1" на 1+1"м разряде будет отменена. То же будет и для всех следующих разрядов. Если на выходе схе- З0 мы 4 сравнения при равенстве у„ (х) х будет "0", на выходе элемента 9 также будет "0", так как с триггера 8 поступает "1" и во все последующие разряды регистра 5 будут просто эапи- 35 саны нули. То же самое будет и в режиме вычитания.

Формула изобретения

Устройство для вычисления обратной функции, содержащее генератор тактовых импульсов, блок памяти значений прямой функции, регистр, схему сравнения, регистр последовательных приближений, вход синхронизации которого подключен к выходу генератора тактовых импульсов, первый информационный вход схемы сравнения является входом аргумента устройства, выход блока памяти значений прямой функции подключен к второму информационному входу схемы сравнения, адресный вход блока памяти значений прямой функции соединен с информационным входом регистра, выход которого является выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных воэможностей за счет автоматического определения градиента функции, в него введены сумматор-вычитатель, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, триггер и элемент задержки, вход разрешения записи регистра подключен к выходу признака завершения преобразования регистра последовательных приближений, прямой вход установки и вход данных которого подключены к входу пуска устройства и к выходу элемента ИСКЛЮЧАКФЦЕЕ ИЛИ соответственно, выход регистра последовательных приближений подключен ко входу первого операнда сумматора-вычитателя, вход второго операнда которого подключен к входу аргумента устройства, выход сумматора-вычитателя подключен к информационному входу регистра, выход схемы сравнения подключен к информационному входу триггера и к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к выходу триггера и к входу управления сумматора-вычитателя, вход запуска генератора тактовых импульсов подключен к входу пуска устройства и к входу элемента задержки, выход которого подключен к входу синхронизации триггера.

1322267

O х

CL

С

Составитель Д. Хан-Магомедов

Редактор П.Гереши Техред Л.Олейник Корректор Л. Бескид

Заказ 2865/45 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4