Многоканальный демодулятор дискретных сигналов

 

Изобретение м.б. использовано в приемниках многоканальных модемов. Цель изобретения - повышение объема принимаемой информации. Устр-во содержит арифметический блок 1, посто- HHHbrfi запоминающий блок 3 и блок 4 выборки. В устр-во введены счетчики 2 и 5, регистр 6 огибающей, блок 7 памяти текущих адресов, буферный запоминающий блок 8, блок 9 управления. В п. 2 ф-лы дано устройство блока 1, содержащего пять регистров, кодопреобразователь , сумматор, умножитель, формирователь управляющих сигналов. 1 3.п. ф-лы. 2 ил. со ю 00 фиг.1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„» f327317 А1 (su 4 Н 04 L 27/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4038854/24-09 (22) 24.03.86 (46) 30.07.87. Вюл, к 28 (72) А.М.Раппопорт, В.А.Пугачев, З.А.Брусницына, Е.Ф.Мильто и В.И.Мельникова (53) 621.394.61(088.8) (56) Авторское свидетельство СССР

0 880099664466, кл. Н 04 Ь 27/22, 1979. (54) МНОГОКАНАЛЬНЫЙ ДЕМОДУЛЯТОР ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение м.б. использовано в приемниках многоканальных модемов.

Цель изобретения — повьппение объема принимаемой информации. Устр-во содержит арифметический блок t постоянный запоминающий блок 3 и блок 4 выборки. В устр-во введены счетчики 2 и 5, регистр 6 огибающей, блок 7 памяти текущих адресов, буферный запоминающий блок 8, блок 9 управления.

В п. 2 ф-лы дано устройство блока содержащего пять регистров, кодопреобразователь, сумматор, умножитель, формирователь управляющих сигналов.

1 з.п. ф-лы. 2 ил.

1327317

Изобретение относится к технике связи и может использоваться в приемниках многоканальных модемов..

Цель изобретения — повышение объ5 ема принимаемой информации.

На фиг. 1 изображена структурная электрическая схема предложенного многоканального модулятора; на фиг. 2 — структурная электрическая 1ð схема арифметического блока.

Иногоканальный модулятор дискретных сигналов содержит арифметический блок 1, первый счетчик 2, постоянный запоминающий блок 3, блок 4 выборки, 15 второй счетчик 5, регистр 6 огибающей, блок 7 памяти текущих адресов, буферный запоминающий блок 8, блок 9 управления.

Арифметический блок содержит первый, второй, третий, четвертый и пятый регистры 10 — 14, кодопреобразователь 15, сумматор 16, умножитель 17,, формирователь 18 управляющих сигналов.

Многоканальный демодулятор дискрет- 25 ных сигналов работает следующим образом.

Групповой сигнал S поступает на третий вход арифметического блока 1, 30 в котором на каждом тактовом интервале умножается на отсчет синусоидальной огибающей формы приподнятого косинуса F„, формируемой в арифметичес-, ком блоке 1 с помощью счетчика 5 и постоянного запоминающего блока 3, Введение операции умножения группового сигнала на отсчет огибающей F„ или исключение этой операции, позволяет менять режим обработки группово- 40

ro сигнала, принимая его с малой или большей селективностью. Результат

I умножения Sh F„-- Ы хранится в регистре 6 огибающей. Зта величина умножается на значения отсчетов опорных колебаний (синусов и косинусов), которые хранятся в виде двоичных чисел в ПЗБ 3 и поступают в арифметический блок 1. Выборка значений синусов и косинусов из ПЗБ 3 осуществляется по вычисленным раньше текущим адресам А с помощью блока 4 выборки, который формирует знак отсчета синуса и косинуса и сам адрес значений опорных колебаний. Вычисление текущего адреса опорных колебаний по i — ìó каналу происходит путем алгебраического сложения адреса предыдущего отсчета (п-1), хранящегося в блоке 7 памяти текущих адресов, и поступающего в арифметический блок 1 с приращением текущего адреса по i-му каналу, которое формируется счетчиком 2 с учетом частотной поправки, поступающей в арифметический блок 1 ° А;„=А;„, +аА;+А

Результат алгебраического сложения записывается в блок 7 памяти текущих адресов и в регистр текущих адресов блока 4 выборки, Результат умножения на значения отсчетов опорных колебаний складывается в арифметическом блоке с проекцией канального сигнала на .предыдущем отсчете, поступающей из буферного запоминающего блока 8.

Х,„ = J„ Qsin + Х;(n-1)

Y;„=- g„Qcos +Y; (и-1) . где Q — отсчет опорного колебания.

Результат вычислений поступает опять в БЗБ 8.

Указанные операции последовательно выполняются по всем частотным каналам эа один отсчет времени. Вычисления повторяются в каждом отсчете интервала ортогональности.

Таким образом, к моменту окончания интервала ортогональности в БЗБ 8 хранятся значения проекций канальных сигналов, которые поступают в блок принятия решения (не укаэанного).

Иэ изложенного известно, что

Sï Fw

1+sin Ак

З

2 где A — адрес отсчета.

Тогда

S„(1 sin Ак)

2 формируется следующим образом. Содержимое счетчика 5 увеличивается на каждом отсчете на единицу и поступает в обратном коде на старшие разряды (с 6-ro по 9-ый) адресных шин ПЗБ 3, на младшие разряды адресных ших подаются нули.

Значения sin A< поступают в арифметический блок 1 на регистр 11.

В соответствии с отсчетом текущего времени Qt„,производимым в интервале ортогональности, на выходе регистра 11 сигнал имеет положительное или отрицательное значение и далее поступает на первый вход умножителя 17.

На второй вход умножителя 17 приходит групповой сигнал S, поступающий на регистры 12 и 13.

1327317

В умножителе 17 происходит умножение S Hà sin А . Произведение через кодопреобразователь 15 поступает на первый вход сумматора 16, на второй вход которого приходит значение группового сигнала с регистра 13 для получения суммы S S sin Л„.

По управляющему сигналу "0" или

"1, который содержится в знаковом 0 разряде произведения S.sin A, на выход кодопреобразователя 15 проходит прямое или инверсное значение сигнала соответственно.

Полученный в сумматоре 16 сигнал

SiS sin А необходимо сдвинуть впраS+ $з пАк во для получения выражения

Это выполнено монтажным путем. Сигнал снимается, начиная со второго младшего разряда сумматора 16, и записывается в регистр 6 огибающей.

Из блока 7 памяти текущих адресов значение текущего адреса поступает в сумматор 16 арифменического блока 1.

Счетчик 2 вырабатывает приращения адреса для каждого канала, поскольку существует однозначное соответствие между номером канала и величиной приращения. Приращение адреса поступает в сумматор 16 арифметического блока 1, суммируется со значением текущего адреса и запоминается в регистре 10, затем опять пересылается в сумматор 16, где суммируется с час. тотной поправкой в регистр 14.

А;„, полученное в сумматоре 16, пересылается на блок 4 выборки и в блоке 7 памяти текущих адресов. В блоке 4 выборки происходит преобразование полученного значения А- в ад1Ь рес, по которому извлекаются из ПЗБ 3 значения опорных колебаний на соответствующих отсчетах. Блок 4 выборки 4 содержит 11-ти разрядный регистр, 10-ый и 11-ый разряды которого в соответствии со значением текущего времени !lt определяют квадрат выбираемого значения синуса.

Величины опорных колебаний на данном отсчете из ПЗБ 3 поступают в умножитель 17. Из регистра 6 огибающей поступают значения Ы . Произведение Ы на отсчет опорного колебания пересы55 лается в сумматор 16, где складывается с проекцией канального сигнала на предыдущем отсчете, поступившей иэ буферного запоминающего блока 8. Из сумматора 16 результат пересылается в ЮБ 8.

Блок 9 управления работой демодулятора является блоком управления с программируемой логикой.

Формирователь 18 управляющих сигналов работает по управляющим сигналам "Пуск", поступающим из блока 9 управления.

Формула изобретения

1. Многоканальный демодулятор дискретных сигналов, содержащий арифметический блок, постоянный запоминающий блок и блок выборки, о т л и— ч а ю шийся тем, что, с целью повышения объема принимаемой информации, введены регистр огибающей, два счетчика, блок памяти текущих адресов, буферный запоминающий блок и блок управления, выходы которого соединены с первыми входами арифметического блока, с входами первого и второго счетчиков, с первыми входами блока выборки, с входами регистра огибающей, с первыми входами блока памяти текущих адресов, с первыми входами буферного запоминающего блока и с первыми входами постоянного запоминающего блока, выходы которого подключены к выходам первого счетчика и к вторым входам арифметического блока, выходы которого соединены с вторыми входами блока выборки, с вторыми входами буферного запоминающего блока и с вторыми входами блока памяти текущих адресов, выходы которых подключены к выходам регистра огибающей и к третьим входам арифметического блока, четвертые входы которого подключены к выходам буферного запоминающего блока, при этом выходы второго счетчика соединены с вторыми входами постоянного запоминающего блока и с выходами блока выборки, 2. Демодулятор по п. 1, о т л ич а ю шийся тем, что арифметический блок содержит пять регистров, умножитель, кодопреобразователь, фор. мирователь управляющих сигналов и сумматор, выходы которого соединены с входами первого регистра, выходы которого соединены с первыми входами сумматора, с выходами кодопреобразователя, с выходами второго регистра и с первыми входами умножителя, вто13;.7317

Составитель О.Геллер

Редактор И.Сегляник Техред И.Попович Корректор Н.Король

Заказ 3400/56 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 рые входы которого соединены с выходами третьего регистра, с. входами четвертого регистра и с входами третьего регистра, выходы четвертого регистра подключены к выходам пятого регистра и к вторым входам сумматора, выходы умножителя соединены с входами кодопреобразователя, выходы формирователя управляющих сигналов подключены к входам начальной установки и 10 управляющим входам первого, второго, третьего, четвертого и пятого регис. ров, при этом входы формирователя управляющих сигналов, входы второго регистра, входы третьего регистра и входы пятого регистра являются соответственно первыми, вторыми, третьими и четвертыми входами арифметического блока, выходами которого являются выходы сумматора.