Устройство для сопряжения цифровых вычислительных машин (цвм) по последовательному каналу
Изобретение относится к. области цифровой вычислительной техники и может быть использовано для связи цифровых вычислительных машин с распределенной вычислительной сетью. Целью изобретения является увеличение количества сопрягаемых ЦВМ. Устройство содержит ведущий блок 1 связи , группу 2 блоков связи. Ведущий блок связи, содержит выходной 3 и входной 4 элементы гальванической
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (19) (11) (5D4 G 06 F 13 00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСК9МУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4034476/24-24 (22) 10.03.86 (46) 07.08.87. Бюл. № 29 (71) Институт океанологии им. П.П. Ширшова и МГУ им. M.Â. Ломоносова (72) И.В. Майдыковский и С.А. Филиппычев (53) 681.3(088.8) (56) Фатеев В.А. Последовательная магистраль KAMAK.-ПТЭ, 1970, ¹ 5, с. 10-22.
МСУВТ В7. Процессор ПМВ01.
ПИБ Ш.469535.001.ТО, с.51-58, рис.10. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН (IIBM) ПО
ПОСЛЕДОВАТЕЛЬНОМУ КАНАЛУ (57) Изобретение относится к. области цифровой вычислительной техники и может быть использовано для связи цифровых вычислительных машин с распределенной вычислительной сетью.
Целью изобретения является увеличение количества сопрягаемьгх IIBM. Устройство содержит ведущий блок 1 связи, группу 2 блоков связи. Ведущий блок связи содержит выходной 3 и входной 4 элементы гальванической
1328821 развязки три резистора 5,6,7, приемопередатчик 8, усилитель 9. Каждый блок связи группы 2 содержит приемопередатчик 10, усилитель 11, выходной элемент 12 гальванической раэ вязки, компаратор 13, входной элемент
14 гальванической развязки, второй
Изобретение относится к цифровой вычислительной технике и может быть использовано для связи ЦВМ с распределенной вычислительной сетью.
В
Цель изобретения вЂ,увеличение ко- Б личества сопрягаемых ЦВМ.
На чертеже представлена схема устройства.
Устройство содержит блок 1 связи с ведущей ЦВМ, группу 2 блоков связи с ведомыми ЦВМ,блок 1 связи содержит выходной 3 и входной 4 элементы гальванической развязки с первого по третий резисторы 5-7, приемопередатчик
8, усилитель 9, каждый блок связи группы 2 содержит приемопередатчик
i0 усилитель 11, выходной элемент
12 гальванической развязки, компара тор 13, входной элемент 14 гальванической развязки, второй 15 и первый ,16 резисторы. Приемопередатчики 8 и 10 могут быть выполнены из БИС
КР500ВБ5!.
Устройство работает следующим об25 разом.
При формировании выходного бита в блоке 1 связи s соответствии с требованиями последовательной асинхронной передачи в линии связи возникает им- пульс тока величиной 15-25 мА, что
30 вызывает срабатывание компараторов в кажцом из блоков связи группы 2.
Прием, преобразование и оценка полу- ченной информации осуществляются посредством приемопередатчиков t0 каж- З5 дого блока связи группы 2, аппаратных и программных средств ЦВМ, связан ной с соответствующим блоком. Прием информации блоком 1 связи от каждого из блоков группы 2 осуществляется благодаря второй токовой петле, подключенной к последовательному входу данных блока 1 и объединяющей все блоки связи группы 2 через схемы с
15 и первый 16 резисторы. Использование в устройстве линии связи с последовательно включенными резисторами величиной 10 м позволяет увеличить количество подключаемых ЦВМ и организовать радиальный интерфейс вычислительной системы. 1 ил. открытым коллектором. Обмен информацией между блоком 1 и блоками связи группы 2 происходит по методу с явной передачей права. После опроса всех блоков связи группы 2 и выявления наличия запросов на обслуживание ЦВМ блока 1 представляет право обмена
ЦВМ с наивысшим приоритетом. Закончив ввод информации, ведущая ЦВМ может предоставить возможность обмена следующей по приоритету ЦВМ или выполнить цикл опроса для выявления сигнала запроса на обслуживание. формула изобретения
Устройство для сопряжения цифровых вычислительных машин (ЦВМ) по последовательному, каналу, содержащее блок связи с ведущей ЦВМ и группы блоков связи с ведомыми ЦВМ, причем блок связи с ведущей ЦВМ содержит приемопередатчик, усилитель, выходной и входной элементы оптронной развязки, причем в блоке связи с ведущей
ЦВМ вход/выход данных и вход адрес/ управление приемопередатчика подключен к входу/выходу и входу устройства для подключения соответственно входа/выхода данных и выхода адреса и управляющих сигналов ведущей ЦВМ, последовательный выход данных приемопередатчика через усилитель соединен с входом выходного элемента оптронной развязки, выход входного элемента оптронной развязки подключен к последовательному входу данных приемопере-. датчика, причем каждый блок связи с ведомым ЦВМ группы содержит приемопередатчик, усилитель, входной и выходной элементы оптрокной развязки, причем в каждом блоке связи с ведомой
IJBN вход/выхоц данных и вход адрес/ управление приемопередатчика подклюСоставитель С. Бурухин
Редактор Н. Бобкова Техред H.Попович Корректор И.Муска
Заказ 3489/51 Тираж 672 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4
3 13288 чены к входу/выходу и входу устройства для подключения соответственно входа/выхода данных и выхода адреса и управляющих сигналов соответствующей ведомой ЦВМ, выход входного элемента оптронной развязки соединен с последовательным входом данных приемо.передатчика, последовательный выход данных которого через усилитель соединен с входом выходного элемента 10 оптронной развязки, выходы выходных элементов оптронной развязки всех блоков связи с ведомой ЦВМ группы соединены с входом входного элемента оптронной развязки блока связи с ве- 15 дущей ЦВМ, о т л и ч а ю щ е е с я тем, что, с целью увеличения количества сопрягаемых ЦВМ, в каждый блок
21 4 связи с ведомой ЦВМ группы введены измерительный резистор и компаратор, причем измерительные резисторы всех блоков связи с ведомыми ЦВМ соединены последовательно, нри этом первый вывод измерительного резистора первого блока связи с ведомой ЦВМ соединен с выходом выходного элемента оптронной развязки блока связи с ведущей
ЦВМ, а второй вывод измерительного резистора последнего блока связи с ведомой ЦВМ соединен с шиной нулевого потенциала устройства, в каждом блоке связи первой и второй входы компаратора соединена с первым и вторым выводами измерительного резистора, выход компаратора соединен с входом входного элемента оптронной развязки..
