Устройство для определения центров интерференционных полос

 

Изобретение относится к телевидению (ТВ). Цель изобретения - повышение точности определения. Устр-во содержит ТВ камеру 1, АЦП 2, линии задержки 3, 4 и 5, блоки сравнения (БС) 6,7,8,9 и 12, сумматоры 10 и 11, эл-ты И 13 и 14 и эл-т ИЛИ 15. Обнаружение центра интерференционной полосы , при анализе в направлении текущих координат элемента изображения происходит в соответствии с заданным алгоритмом обработки отсчетов. По окончании сканирования изображения будут обнаружены все центры интерференционных полос. Цель достигается за счет того, что сигналы с выходов БС 12 блокируют сигнал обнаружения центра интерференционнор полосы для того направления анализа, в котором скорость изменения сигнала меньше. 2 ил. а « (Л тДсо со ьо ел 05 со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ БЛИН (50 4 Н 04 N 7 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTI41

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3977442/24-09 (22) 19.11.85 (46) 23.08.87. Бюл. 11 31 (71) Ленинградский электротехнический институт им. В.И.Ульянова(Ленина) (72) А.В.Косачев и В.К.Нестеров (53) 62 1.397.3(088.8) (56) Авторское свидетельство СССР

М 1164911, кл. Н 04 N 7/18, 1985.

Иэв. ЛЭТИ. Научи †тру (Ленинградский электротехнический институт им. В.И.Ульянова (Ленина), 1979, вып. 234, с. 22. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЦЕНТРОВ ИНТЕРФЕРЕНЦИОННЫХ ПОЛОС (57) Изобретение относится к телевидению (ТВ). Цель изобретения — повы.SU, 1332563 А1 шение точности определения. Устр-во содержит ТВ камеру 1, АЦП 2, линии задержки 3, 4 и 5, блоки сравнения (БС) 6,7,8,9 и 12, сумматоры 10 и 11, эл-ты И 13 и 14 и эл-т ИЛИ 15. Обнаружение центра интерференционной полосы, при анализе в направлении текущих координат элемента изображения происходит в соответствии с заданным алгоритмом обработки отсчетов. По окончании сканирования изображения будут обнаружены все центры интерференционных полос. Цель достигается за счет того, что сигналы с выходов

БС 12 блокируют сигнал обнаружения центра интерференционной полосы для того направления анализа, в котором скорость изменения сигнала меньше.

2 ил.

1332563 ности, 50

$(O-D) О), где хо у о

А,В,С,D,О

Изобретение относится к технике телевидения и может быть использовано для определения центров интерференционньгх полос на интерферограм5 мах.

Цель изобретения — повышение точНа фиг. 1 представлена электрическая структурная схема предлагае- 10 мого устройства, на фиг. 2 — расположение анализируемых элементов интерферограммы.

Устройство для определения центров интерференционных полос (фиг. 1) !5 содержит телевизионную камеру 1, аналого-цифровой преобразователь 2, первую 3, вторую 4 и третью 5 линии задержки, пятый 6, третий 7, четвертый

8 и второй 9 блоки сравнения, второй 2р

10 и первый 11 сумматоры, первый блок

12 сравнения, второй 13 и первый 14 элементь| И, элемент ИЛИ 15.

Устройство работает следующим образом. 25

Вьгходной сигнал телевизионной камеры 1 преобразуется аналого-цифровым преобразователем 2, и результат преобразования последовательно заносится в первую 3, вторую 4 и третью 5 линии задержки, выполненные в виде регистров. Число ячеек каждого регистра равно числу элементов н строке.

По окончании третьей строки все три регистра оказываются заполненными

35 и на их первых выходах присутствуют сигналы с элементов изображения, образующих крестообразную многоэлементную апертуру (фиг. 2) .

Обнаружение центра интерференцион- 4р ной полосы при анализе н напранлениях х и у происходит н соотнетствии с алгоритмом обработки отсчетов (x,,y, ) e M (A,B,С,D,О): ((Π— A))OJU ((О-В) э О), (x,, у ) E М 9 (А,В,С,D,О): ((Π— С) 010 текущие координаты элемента изображения, сигналы с соответствующих элементов синтезированной апертуры; совокупность точек, принадлежащих центрам интерференционных полос, -д — символ логического умножения.

На выходе третьего блока 7 сравнения формируется сигнал логической единицы в том случае, когда (О-В) 0.

У четвертого блока 8 сравнения логическая единица на выходе появится тогда, когда (О-А) > О. Выходные сигналы третьего 7 и четвертого 8 бло" ков сравнения поступают на входы второго элемента И 13. Одновременно с этим на выходе второго сумматора 10 образуется сигнал разности О-А, а на выходе первого сумматора 11 — сигнал разности 0-С. Эти два сигнала сравниваются первым блоком 12 сравнения.

В том случае, когда (О-А) ) (0-С) на первом выходе появляется сигнал логической единицы. Этот сигнал совместно с сигналами логической единицы с выходов третьего 7 и четвертого 8 блоков сравнения вызывает появление логической единицы на выходе второго элемента И 13 и элемента ИЛИ 15. Это соответствует ситуации правильного выделения центра интерференционной полосы в данном направлении анализа по оси х.

В случае, когда сигнал на первом входе блока 12 сравнения, больше сигнала на его втором входе (О-С)>(О-A), на его другом выходе формируется сигнал логической единицы. Это разрешает прохождение сигнала логической единицы на выходе первого элемента И 14 и выходе схемы ИЛИ 15, если при этом на других входах первого элемента И

14 также сигналы логической единицы: (О-С) ) О, (О-D) ) О. Описанный процесс повторяется для каждого элемента изображения.

По окончании сканирования изображения обнаружены все центры интерференционных полос. Таким образом, сигналы с выходов первого блока 12 сравнения блокируют сигнал обнаружения центра интерференционной полосы для того направления анализа, в ко— тором скорость изменения сигнала меньше, что обеспечивает повышение точности устройства.

Ф о р м у л а и з о 6 р е т е н и я

Устройство для определения центров интерференционных полос, содержащее последовательно соединенные те133?563

Составитель 3.Борисов

Редактор В.Петраш Техред И.Попович Корректор В.Бутяга

Заказ 3851/57 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 левиэионную камеру, аналого-цифровой преобразователь первую, вторую и третью линии задержки, последовательно соединенные первый сумматор, первый

5 блок сравнения, первый элемент И и элемент ИЛИ, второй сумматор, выход которого соединен сдругим входом первого блока сравнения, второй блок сравнения, выход которого соединен с вторым входом первого элемента И, последовательно соединенные третий блок сравнения и второй элемент И, выход которого соединен с другим входом элемента ИЛИ, а также четвер- 1 тый блок сравнения, выход которого соединен с вторым входом второго элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, введен пятый блок сравнения, первый вход которого объединен с первым входом первого сумматора и соединен с другим входом первой линии задержки, второй вход объединен с первыми входами второго, третьего и четвертого блоков сравнения и соединен с вторым выходом второй линии задержки, а выход соединен с третьим входом первого элемента И, при этом второй вход третьего блока сравнения, объединен с входом второй линии задержки, второй вход четвертого блока сравнения объединен с первым входом второго сумматора и соединен с третьим выходом второй линии задержки, второй вход второго блока сравнения соединен с выходом третьей линии задержки, вторые входы первого и второго сумматоров объединены и соединены с вторым выходом второй линии задержки, а второй выход первого блока сравнения соединен с третьим входом второго элемента И.