Двухтактный аналого-цифровой преобразователь

 

Изобретение относится к измерительной технике, предназначено для измерения амплитуд двуполярных :динамических сигналов с динамической погрешностью , не превьшающей методической погрешности аналого-цифрового преобразователя, В устройство, содержащее параллельный аналого-цифровой преобразователь 1, аналоговый сумматор 7,.К-разрядный цифроаналоговый преобразователь 8, регистр 9, инвертор 11, блок управления 12, с целью распшрения диапазона коррекции динамической погрешности измерения двуполярных сигналов введены двухразрядньй цифроаналоговый преобразователь 5, буферный усилитель 6, двоичный сумматор 10. 1 з.п. ф-лы, 3 ил,i (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК дц 4 Н 03 M 1/34

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3943355/24-24 (22) 07.06.85 (46) 07.09.87. Бюл. Р 33 (71) Новосибирский государственный университет им.Ленинского комсомола и Институт теплофизики СО АН СССР (72) Е.В.Кожухова (53) 681.325(088.8) (56) Титце У., Шеик К. Полупроводниковая схемотехника. M.: Мир, 1.982, с. 450-452.

Преобразование информации. в аналого-цифровых вычислительных устройствах и системах./Под ред. Г.M.Ïåòðîâà, M. Машиностроение, 1973, с. 253, рис.99. (54) ДВУХТАКТНЫЙ АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ

„„SU, 1336236 А1 (57) Изобретение относится к измерительной технике, предназначено для измерения амплитуд двуполярных динамических сигналов с динамической погрешностью, не превышающей методической погрешности аналого-цифрового преобразователя ° В устройство, содержащее параллельный аналого-цифро" вой преобразователь 1, аналоговый сумматор 7,,К-разрядный цифроаналоговый преобразователь 8, регистр 9, инвертор 11, блок управления 12, с целью расширения диапазона коррекции динамической погрешности измерения двуполярных сигналов введены двухразрядный цифроаналоговый преобразова ® тель 5, буферный усилитель 6, двоичный сумматор 10. 1 з.п. ф-лы, 3 ил.

1 133

Изобретение относится к измерительной технике и предназначено для измерения амплитуд энакопеременных динамических сигналов с динамической погрешностью, не превышающей методической погрешности аналого-цифрового преобразователя, Цель изобретения — расширение диапазона коррекции динамической погрешности измерения двуполярных динамических сигналов.

На фиг,1 изображена функциональная схема N-разрядного устройства; на фиг.2 — схема блока управления; на фиг.3 — временные диаграммы, поясняющие работу устройства.

Устройство содержит К-разрядный параллельный аналого-цифровой преобразователь 1, выполненный на группе

2 компараторов, приоритетном шифраторе 3 и резистивном делителе 4, выполненном на 2 резисторах, первый из которых имеет сопротивление R/2, последующие резисторы — сопротивление

К, а последний резистор имеет сопротивление ЗК/2, двухразрядный цифроаналоговый преобразователь 5, буферный усилитель 6, аналоговый сумматор

7, К-разрядный цифро-аналоговый преобразователь 8, регистр 9, двоичный сумматор 10, инвертор 11 и блок 12 управления.

Блок управления выполнен на четырех одновибраторах 13 — 16 °

На временных диаграммах показаны следующие моменты и интервалы времени и сигналы; — момент прихода запускающего импульса ЕХ; t, и t — моменты стробирования приоритетного шифратора 3 импульсом С блока управления, а также моменты изменения управляющих сигналов В, и В, на входах соответственно младшего и старшего разрядов блока 5 .t1 — момент стробирования регистра 9 импульсом С момент установки в нулевое состояние. регистра 9 импульсом К G, t„ — время такта преобразования; t ц — время цикла измерения; i Ц вЂ” амплитудный диапазон измеряемого сигнала U„(t);

U0,„„(t) — выходное напряжение блока 5;

V0(t) — выходное напряжение блока 6;

U>(t) — выходной сигнал блока 7;

U (t) — выходной сигнал блока 8; — диапазон коррекции динамической

8 погрешности; UL u UL., — опорные напряжения соответственно L-го и L+1-ro компараторов из набора 2, удовлетво6236 2 ряющие в момент t условию U< c U (t)i

c U ..,,;, — остаток от преобразования в первом такте измерения.

Устройство работает следующим об5 разом.

На вход резистивного делителя поступает положительное опорное напряжение U „ (t) с выхода цифроаналогового преобразователя положительного сигнала. При этом на выходах резистивного делителя образуются эквидистантные опорные напряжения, поступающие на первые входы компараторов параллельного К-разрядного аналого-цифрового преобразователя, что позволяет посредством изменения величины Uр,„„() изменять квант шкалы опорных напряжений в тактах преобразования. Напряжение Ua(t) со средней точки резистивного делителя поступает через буферный усилитель с единичным коэффициентом передачи на вход аналогового сумматора, на другие входы которого поступают измеряемый сигнал U „(t) и выходной сигнал V„„„ (t) двуполярного цифроаналогового преобразователя, являющийся аналоговым эквивалентом кода

X (t„) регистра. На выходе аналоговоI

3О ГО сумматора образуется сигнал UZ(t)

Равный U<(t) =U„(t) -UII>„(t)+U <(t) 1 который йреобразуется параллельным аналого-цифровым преобразователем в двоичный код X (t;,„) . Такое смещение

35 Раэностногo сигнала Ug(t)-011д„(Г) в каждом такте преобразованйя всегда ровно на половину напряжения Uð„(t) при изменениях этого напряжения в тактах преобразования обеспечивает

40 измерение двуполярнык разностных сигналов V,(t) - U„„, (t), причем уровень нулевого разностного сигнала U„(t)

U„„ (t) всегда проходит через середину зоны между опорными напряжениями

45 2 -ro и (2 +1)-ro компараторов из набора 2, поэтому несмотря на большую величину Ua(t) "0" такая схема обеспечивает высокую стабильность этого "0", так как при нестабильности

50 опорного напряжения 11р„ (1) одинаково

"плавают" как величина Ур(t), так и эквидистантные опорные напряжения компараторов. Более того, такая схема одновременно с обеспечением возможности измеРения двуполярных разностных сигналов позволяет представить результат измерения в виде К-разрядного двоичного числа, имеющего знак, так как старший разряд выходного кода з 13

X(t,, ) несет информацию не о величине, а о полярности разностного сигнала, причем инвертирование кода. старшего разряда посредством инвертора

11 обеспечивает такое представление, что положительные величины U „(t)-U (t)) 0 представлены прямым двоим ичным кодом, а отрицательные величины

U„(t)-U„„(t) (О представлены дополнительным двоичным кодом. Это позволяет операции суммирования и операции вычитания двоичных чисел выполнять посредством только суммирования. Кроме того, таким выполнением резистивного делителя, когда его первый резистор имеет сопротивление R/2, последующие резисторы — сопротивление R, а последний резистор — сопротивление

ЗК/2, обеспечивается смещение относительно напряжения U,(t) "0" всех верхних эквидистантных опорных напряжений на полкванта шкалы опорных напряжений вверх, а всех нижних эквидистантных напряжений — на полкванта шкалы опорных напряжений вниз, что позволяет выравнять величины диапазонов допустимых положительных и отрицательных приращений измеряемого сигнала за такт преобразования, т.е. диапазоны коррекции положительных и отрицательных динамических погрешностей. При этом величина весового напряжения старшего разряда двухразрядного цифроаналогового преобразователя положительного сигнала равна 2У что обеспечивает в первом такте амплитудный диапазон входных сигналов. параллельного аналого-цифрового преобразователя, равный амплитудному диапазону - U устройства. Величина весового напряжения младшего разряда цифроаналогового преобразователя положительного сигнала равна 20 2 /2 к и что обеспечивает во втором такте преобразования квант шкалы опорных напряжений параллельно аналого-цифровому преобразователю, равный весу младшего значащего разряда устройства. Таким образом, в схеме легко достигается измерение двуполярного сигнала -U <

40 Ä(t) c +U„ II первом такте преобразования с представлением результата

Х (t„) в виде двоичного числа со знаком, которое заносится в регистр, а способность двуполярного цифроаналогового преобразователя отрабатывать прямые и дополнительные коды обеспечивает компенсацию сигнала U>(С) с

Зб236

4 точностью e E,, где 0 4 E, (L, /2, т, е. остаток от преобразования первого такта не превышает полкванта д „ шкалш .опорных напряжений, который равен д,=2U /2 . Поэтому к моменту <, начаи ла второго такта преобразования выходной сигнал аналогового сумматора 2) =U (t 2)-U„(t„) 4 Я, +U (д), т.е. разностный сигнал U>(t ) U„(t,)+

+ Е„ смещен на величину, равную половине амплитудного диапазона U,„ „(t ) т параллельного аналого-цифрового преобразователя во втором такте. Следовательно, этот разностный сигнал может быть двуполярным, причем если сигнал U„(t ) за время t -t„. получит положительное или отрицательное при- ращение, величина (4 dgl которого не . превышает величины У,(„)-d,/2, то сигнал U> (t) к моменту С не выйдет из зоны опорных напряжений компараторов в самых худших случаях. Таким образом, такое приращение сигнала

ZS V„(t,) не приводит к возникновению динамической погрешности измерения в момент, и величина (4 l =U (t)-

3 о

-д„/2 определяет диапазон коррекции знакопеременных приращений сигнала

3p U<(t) за такт преобразования. В общем случае величина U (tÄ), равная U 2"/

/2, определяется такими параметрами н как число К двоичных разрядов параллельного аналого-цифрового преобразователя I и числом И двоичных разрядов

35 устройства, а диапазон коррекции динамической погрешности при этом равен ,,4 =+ d, 2 (2. -1) . Таким образом, такая схема обеспечивает, во-первых, 40 коррекцию знакопеременных динамичес-, ких погрешностей, а во-вторых, величина этого диапазона в зависимости от соотношения параметров N и К может изменяться в широких пределах от ве-, 45 личины +U /2 Вплоть ДО Величины

К

i(U /2-U /2 ), что составляет практически половину амплитудного диапазона устройства. Поскольку в первом такте преобразования квант „ шкалы опорных и-и

5О напряжений соответствует весу 2 -го разряда N-разрядного устройства, т.е. значения младших его разрядов с весами 2О,...,2н " " в этом такте не определяются и равны нулю, то нецеле" сообразно суммировать нулевые значе-. ния этих N-К младших разрядов кода

Х („ ) первого такта преобразования со значениями N — К младших разрядов кода X(t ) второго такта преобразова5 133 ния. Поэтому в двухтактной схеме используются укороченные К-разрядные, а He N-разрядные, регистр, двуполярный цифроаналоговый преобразователь с весовыми напряжениями, соответствующими весам 2 -го,...,2 -ro разрядов N-разрядного устройства с амплитудным диапазоном U, а также укороченный К-разрядный двоичный сумматор. Во втором такте преобразования выходной код X(t ) параллельного аналого-цифрового преобразователя эквивалентен разностному сигналу 1(U (t )-Ux(t2 )4 Е, 3 с точностью до величины

- E2, где 0 4 Е2 («1 /2, т.е. остаток от преобразования во втором такте не превьппает полкванта младшего значащего разряда устройства, который равен Л2 =20„/2 . Младшие N- Ê разряды кода X(t ) поступают непосредственно на выходы устройства, а старшие разряды кода X(t ) суммируются с кодом .

X(t ) в двоичном сумматоре и с его

1 выходов результат поступает на выходы старших разрядов устройства. Причем поскольку в коде X(t,) значащими являются младшие К-1 разрядов, а старший разряд является знаковым, то при представлении этого кода в виде Nразрядного числа со знаком в старшие

k-1 IV- 1 разряды 2,...,2 распространяется знак этого К-разрядного двоичного числа X(t ), что обеспечивает правильное суммирование двоичных чисел со знаком X(t„) и X(t ). Суммирование результатов первого и второго тактов преобразования в случае U„(t2)-U„(t,)+

2 E,vi 0 эквивалентно операции Ux(t„) 1. П „(t2)- Х(1) E„ l Е2 "(2) + Е2, а в случае П«(2) U„(t„)i E, (0— эквивалентно операции Ux(t ) + E„—

>(t 1 U «(C ) - E1j -E2 х(2 Е2 °

Таким образом N ðàçðÿäíûé выходной код S (t2) устройства эквивалентен аналоговому сигналу U«(tq? t Е, . Так, например, временные диаграммы (фиг,3) иллюстрируют процесс измерения входного сигнала U x(t ) 10-ти разрядным устройством, содержащим 6-ти разрядный параллельный аналого-цифровой преобразователь. Как показано на диаграммах, в исходном состоянии старший разряд цифро-аналогового преобразователя 5 включен, а младший его разряд выключен, соответственно опорное напряжение равно V« (t,)=2U, напряжение "0" равно U,(t )=U, а квант шкалы опорного напряжения равен

6236

45 U «с )1 — d /t . В момент t по строб3

2 2 импульсу С 11 унитарный код компаратоI ров запоминается в приоритетном шифраторе и преобразуется им в 6-ти раз50 рядный двоичный код X(t2.). Таким образом, значение разностного сигнала

V (t )-U („)+E уточняется до велиX 2 Х 1

-1О чины f E2, где 0 4 E (0,„2 . Младшие разряды 2,...,2 кода Х(2) поступа55 ют непосредственно на выходные шины соответствующих разрядов, а старшие разряды кода X(t ) поступают на входы второго слагаемого двоичного суммато" ра, а именно: разряд 2 кода X(t2) ф

=2U . 2 . В исходном состояи нии регистр также обнулен, соответственно выходной сигнал U„„„ (t,) равен нулю, а выходной сигнал аналогового сумматора равен U (t,)=U „(t )+

+U . В момент t, на вход блока управления поступает запускающий сигнал ЕХ, в результате чего на выходах блока управления вырабатывается последовательность управляющих сигналов, синхронизирующих работу устройства в про-. цессе измерения, Так, в момент t„ по строб-импульсу С выходной унитарный код компараторов, соответствующий коду зоны U < U>(t„) (U<Ä, запоминается в приоритетном шифраторе и преобразуется им в 6-ти разрядный двоичный код X(t, ), который в момент по строб-импульсу С п заносится в

1 регистр и поступает с его выходов на входы двуполярного цифроаналогового преобразователя. В соответствии с кодом X(tÄ) выходной сигнал U,„„„ „(t) к моменту t2 устанавливается йа уровне середины зоны U<-0„ (U „(t,) (13, „ -Б т.е. равен U<„, (t<)=U„(t „)-Е„, где

0 " Е„(Б 2 . Так же в момент 1, изменяется состояние сигналов на входах цифроаналогового преобразователя 5, в результате чего к моменту t2 сигнал

U,„(t) достигает установившегося значения и равен U< (t>) =2U 2 /2" =

=4 „, а квант шкалы опорного напряжения равен соответственно 1 =20 2 .

Выходной сигнал аналогового сумматора к моментУ. 2 Равен U (2)=Ю „(t2)-U „(t „)+ g, J +2 й„, а диапазон коррекции динамической погрешности равен

В1= — А„. Таким образом, допустимая скорость изменения измеряемого сигнала U не приводящая к возникновению динамической погрешности, равна

13 поступает на вход младшего разряда сумматора, на входы старших его разрядов поступает знаковый разряд с выхода инвертора. Таким образом, происходит суммирование кода X(t ) с ко2 дом X(t„), поступающим на входы первого слагаемого сумматора с выходов регистра. Реэульта суммирования поступает на выходные шины соответственно 2 -ro,...,2 -го разрядов. Выходной

10-ти разрядный код, являющийся двоичным эквивалентом, аналогового сигнала U)((t2) †8 снимается В МоМВНТ t2 с выходов устройства, а регистр по импульсу К обнуляется. Так как в момент t2 состояние сигналов на входах цифро-аналогового преобразователя изменилось и соответствует исходному состоянию, то к моменту t устройство достигает установившегося исходного состояния, т.е. время цикла измерения равно интервалу t — . Причем, интервал t - t,определяется временем

2 задержки сигналов в приоритетном шифраторе и инверторе, интервал t2. — t = определяется временем установления сигнала "«„„ (t) и задержкам" сигналов в регистре, компараторах и аналоговом сумматоре, а интервал

t -t определяется временем задержки

2 2. сигналов в приоритетном шифраторе, инверторе и двоичном сумматоре.

В предлагаемом устройстве обеспечено измерение двуполярных входных сигналов с амплитудным диапазоном

Ы„, что расширяет диапазон входных сигналов в сравнении с известным устройством, способным измерять только однополярные сигналы.

В предлагаемом устройстве также обеспечена коррекция знакопеременных динамических погрешностей, что расширяет этот диапазон в сравнении с известным устройством, способным корректировать динамические погрешности только одного знака. Более того, в предлагаемой схеме диапазон коррекции динамических погрешностей равен

11,„2 К (2 -1) в отличие от известной

2К-Н схемы, в которой этот диапазон равен

U 2 " ..Таким образом, в предлагаемой схеме выбором параметров N и К можно .обеспечить требуемый диапазон коррекции динамических погрешностей в диа-К пазоне от < U 2 вплоть до величины (U /2-Ц„/2 ), в то время как в известной схеме увеличением числа К pasрядов параллельного аналого-цифрового

36236

8 преобразователя при заданном числе М разрядов устройства нельзя увеличить диапазон, хуже того, при увеличении

5 числа К в известной схеме диапазон коррекции динамических погрешностей уменьшается при одновременном увеличении разрешающей способности устройства, что не требуется в данном слу10 чае. формула изобретения

1. Двухтактный аналого-цифровой преобразователь, содержащий инвертор, К-разрядный параллельный аналого-цифровой преобразователь, выполненный на группе компараторов, приоритетном шифраторе и реэистивном делителе, первые выходы которого соединены соответственно с первыми входами компараторов группы, выходы которых соединены соответственно с информационными входами приоритетного шифратора, выходы с первого по (К-1)-й разрядов которого соответственно подключены

r5 к одноименным входам К-разрядного регистра, выходы которого соединены соответственно с входами К-разрядного цифроаналогового преобразователя, выход которого подключен к первому входу аналогового сумматора, второй вход которого является входной шиной, стробирующий вход приоритетного шифратора соединен с первым выходом блока управления, отличающийся те12, что, с целью расширения диапазона

35 коррекции динамической погрешности измерения двуполярных динамических сигналов, в него введены двухразрядный цифроаналоговый преобразователь, 40 буферный усилитель, двоичный К-разрядный сумматор, при этом первый вход резисторного делителя является шиной нулевого потенциала, а второй вход подключен к выходу двухразрядного циф45 роаналогового преобразователя, первый и второй. информационные входы которого соединены соответственно с вторым и третьим выходами блока управления, вход которого является шиной "Пуск", 50 четвертый выход подключен к стробирующему входу регистра, пятый выход соединен с входом установки в "0 регистра и является шиной "Готовность данных", а выходными шинами младших

55 разрядов являются соответственно выходы младших N — К разрядов приоритетного шифратора, где N — число разрядов выход-, :ного кода, выходными шинами К старших разрядов являются соответственно вы-, 1336236 ходы двоичного сумматора, входы первого слагаемого которого подключены соответственно к выходам регистра, а входы младших разрядов второго слага5 емого соединены соответственно с выходами старших разрядов, кроме последнего, приоритетного шифратора, входы старших разрядов второго слагаемого двоичного сумматора объединены с вхо- 1О дом последнего разряда регистра и подключены к выходу инвертора, вход которого соединен с выходом последнего разряда приоритетного шифратора, а средняя точка резистивного делителя 1r соединена с входом буферного усилителя, выход которого подключен к третьему входу аналогового сумматора, а вторые входы компараторов группы объединены и подключены к выходу аналогового сумматора.

2. Преобразователь по п.1, о т— л и ч а ю шийся тем, что блок управления выполнен на первом, втором, третьем и четвертом одновибраторах, выход последнего из которых является пятым выходом блока управления, входом которого является вход первого одновибратора, прямой и инверсный выходы которого соединены соответственно с первым и вторым входами второго одновибратора и являются соответственно третьим и вторым вьмодами блока управления, а выход второго одновибратора соединен с входом третьего одновибратора и является первым выходом блока управления, при этом выход третьего одновибратора со" единен с входом четвертого одновибратора и является четвертым выходом блока управления.

1336236

1г

2Ут

ЕХ

4В

Ra@

Фиг. 3

Составитель Ю.Спиридонов

Техред И.Попович Корректор С.Шекмар

Редактор А.Ворович

Заказ 4055/56 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4