Устройство для формирования сигнала прерывания при отладке программ
Изобретение относится к вычислительной технике и может быть использовано для фор мирования сигнала прерывания при отладке программ. Цель изобретения - сокращение времени отладки программ. Устройство содержит триггер 9, второй счетчик 10, элемент И 11, коммутатор 12, первый счетчик 13, блок оперативной памяти 14, регистр 15, схемы сравнения 16 и 17, триггеры 18 и 19, выход 20 прерывания . Изобретение заключается в обеспечении моментов формирования сигналов прерывания без модификации программы и, кроме того, сокращении количества команд отлаживаемой программы . 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11} (51)4 С 06 F
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3960644/24-24 (22) 03. 10. 85 (46) 23.09.87. Бюл. № 35 (72) В.С.Глухов, Н.В.Заиченко и Б.Г.Шаров (53) 681.3(088.8) (56) Авторское свидетельство СССР № 798851, кл. G 06 F 11/28, 1978.
Авторское свидетельство СССР
¹ 1124315, кл, G 06 F 11/28, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СИГНАЛА ПРЕРЫВАНИЯ ПРИ ОТЛАДКЕ ПРОГРАММ (57) Изобретение относится к вычислительной технике и может быть использовано для формирования сигнала прерывания при отладке программ. Цель изобретения — сокращение времени отладки программ. Устройство содержит триггер 9, второй счетчик 10, элемент
И 11, коммутатор 12, первый счетчик
13, блок оперативной памяти 14, регистр 15, схемы сравнения 16 и 17, триггеры 18 и 19, выход 20 прерывания. Изобретение заключается в обеспечении моментов формирования сигналов прерывания без модификации программы и, кроме того, сокращении количества команд отлаживаемой програм мы. 1 ил.
1339569
Изобретение относится к вычисли-, тельной технике и может быть использовано для формирования сигнала прерывания TIpH отладке программ.
Цель изобретения — сокращение времени отладки программ.
На чертеже представлена структурная схема устройства.
Устройство содержит вход 1 сброса 10 прерывания устройства вход 2 начальl ной установки устройства, вход 3 конца обработки прерывания устройства, вход 4 признака команды устройства, первый адресный вход 5 устройства, 15 вход 6 записи устройства, информационный вход 7, второй адресный вход 8 устройства, триггер 9, второй счетчик
10, элемент И 11, коммутатор 12, первый счетчик 13, блок 14 оперативной 20 памяти, регистр 15, схемы 16 и 17 сравнения, триггеры 18 и 19, выход
20 прерывания, Входы 1-4 служат для передачи сигналов сброса прерывания, начальной 25 установки устройства, сигналов об окончании обработки прерывания и о начале выполнения команды соответственно. Вход 5 служит для передачи адресной информации на вход блока 14 30 при записи в него данных. При помощи сигналов, поступающих по входу 6, определяются режимы работы блока 14 и регистра 15, а также источник адресов блока 14. По входу 7 поступают данные З на входы блока 14 и регистра 15 при записи в них информации. К входу 8 подключается адресная шина отлаживаемой системы. Триггер 9 фиксирует интервал между окончанием обработки 40 предыдущеrо и формированием последующего прерываний. Счетчик 10 служит для формирования адресов блока 14 в процессе отладки программ. Коммутатор
12 транслирует на адресные входы бло- 45 ка 14 сигналы с выходов счетчика 10 или входа 5 в зависимости от сигналов на вход 6. При помощи счетчика 13 фиксируется количество выполненных команд с момента окончания обработки последнего прерывания. В блоке 14 хранятся данные, характеризующие количество команд, выполняемых в промежутке между формированием двух соседних сигналов прерывания. Регистр 15 служит для хранения начального адреса отлаживаемого участка программы. Схема 16 предназначена для определения момента формирования сигнала прерывания. При помощи схемы 17 в процессе отладки определяется начало отлаживаемого участка программы с последующей фиксацией его при помощи триггера 18.
Триггер 19 предназначен для формирования сигнала прерывания, поступающего на шину 20, Устройство работает следующим образом.
По сигналу, поступающему по входу
6, блок 14 оперативной памяти переводится в режим записи, Одновременно вход 5 подключается к адресным входам блока 14. Данные, поступающие с входа 7 и характеризующие количество команд, выполняемых между двумя соседними прерываниями, записываются в блока 14 по адресам, поступающим с входа 5. Кроме того, осуществляется запись в регистр 15 начального адреса отлаживаемого участка программы. После окончания загрузки сигналом, поступающим с входа 6, блок 14 и регистр 15 переводятся в режим счи-. тывания информации. Одновременно счетчик 10 через коммутатор 12 подключается к адресным входам блока 14.
По сигналу, поступающему по входу
2, осуществляется установка триггера
9 в единичное состояние и сброс триггеров 18 и 19 и счетчиков 10 и 13.
Устройство приведено в исходное состояние, На выходах блока 14 присутствуют данные, считанные из нулевой ячейки, В процессе отладки адреса команд отлаживаемой программы поступают по входу 8 на вход схемы 17 сравнения.
После совпадения адреса, поступившего по входу 8,, с содержимым регистра
15, на выходе схемы сравнения 17 формируется соответствующий сигнал. По этому сигналу устанавливается триггер
18 и, тем самым, осуществляется подключение входа 4 к счетному входу счетчика 13. По сигналу, поступающему по входу 4 и свидетельствующему о поступлении команды, осуществляется модификация счетчика 13. Информация с выхода счетчика 13 поступает на один из входов схемы 16 сравнения, на другой. вход которой поступают данные с выходов блока 14, характеризующие количество выполняемых команд до формирования первого сигнала прерывания. При совпадении содержимого счетчика 13 с данными на выходах блока
1339569
672 Подписное
Произв-полигр. пр-тие, г. Ужгород, ул. Проектная, 4
14 на выходе схемы сравнения формируется соответствующий сигнал, устанавливающий триггер 19. В результате после установки триггера 19 формиру5 ется сигнал прерывания, поступающий на вход 20. Одновременно осуществляется сброс счетчика 13 и триггера 9 и отключение входа 4 от входа счетчика 13. Кроме того, осуществляется модификация счетчика 10, после чего на выходах блока 14 формируются данные, характеризующие количество выполняемых команд до формирования сле- дующего сигнала прерывания. 15
При переходе в подпрограмму обработки прерывания по сигналу на входе
1 осуществляется сброс триггера 19.
В процессе выполнения подпрограммы обработки прерывания осуществляется фиксация состояния отлаживаемой системы с последующим его просмотром.
После окончания выполнения подпрограммы по сигналу, поступающему по входу 3, например, от пульта операто- 25 ра, осуществляется установка триггера.
9 и подключение шины 4 к счетному входу счетчика 13. Дальнейшая работа устройства осуществляется аналогично описанному выше, 30
При необходимости изменения моментов формирования сигналов прерывания на данном участке отлаживаемой программы осуществляется изменения содержимого блока 14. При необходимости З5 отладки следующего участка программы изменяется содержимое регистра 15.
Формула из,обр ет ения
Устройство для формирования сигна- 40 ла прерывания при отладке программ, содержащее первый триггер, первую схему сравнения и первый счетчик, причем выход первого триггера является выходом прерывания программы уст- 45 ройства и соединен с первым входом установки нуля первого счетчика, вход начальной установки устройства соединен с вторым входом установки нуля первого счетчика и первым входом 50 установки нуля первого триггера, вход сброса прерывания программы устройства соединен с вторым входом установки нуля первого триггера, информаВНИИПИ Заказ 4223/39 Тираж ционный выход первого счетчика соединен с первым информационным входом первой схемы сравнения, выход равенства которой соединен с единичным входом первого триггера, о т л и— ч а ю щ е е с я тем, что, с целью сокращения времени отладки программы, в устройство введены второй и третий триггеры, второй счетчик, регистр, коммутатор, вторая схема сравнения, элемент И и блок оперативной памяти, причем вход начальной установки устройства соединен с первым единичным входом второго триггера, с нулевым входом третьего триггера, с нулевым установочным входом второго счетчика, входы конца обработки прерывания, признака команды, первый адресный вход, информационный и второй адресный входы устройства соединены соответственно с вторым единичным входом второго триггера, с первым входом элемента И, с первым информационным входом коммутатора, с информационным входом регистра и первым информационным входом второй схемы сравнения, информационный выход регистра соединен с вторым информационным входом второй схемы сравнения, выход равенства которой соединен с единичным входом третьего триггера, выход которого. соединен с вторым входом элемен- . та И, прямой выход первого триггера соединен со счетным входом второго счетчика и нулевым входом второго триггера, прямой выход которого соединен с третьим входом элемента И, выход которого соединен с тактовым входом первого счетчика, вход признака записи устройства соединен с входом записи блока оперативной памяти, входом записи регистра и управляющим входом коммутатора, выход которого соединен с адресным входом блока оперативной памяти, информационный вход устройства соединен с информационными входами блока оперативной памяти и регистра, выходы которых соединены с вторыми информационными входами первой и второй схем сравнения соответственно, выход второго счетчика соединен с вторым информационным входом коммутатора.
