Коммутатор

 

. Изобретение может быть использовано для распределения импульсных сигналов в вычислительных системах с программируемой коммутацией. Цель изобретения - повышение надежности устройства. Коммутатор содержит дешифратор 2, инвертор 5 и п триггеров 7.1-7.п. Введение дешифратора 3, элемента ИЛИ 6 и п элементов И 8.1-8.п исключает возможность отработки коммутатором ложного кода, возникающего в результате прохождения по входной и тактовой шинам 1 и 4. 1 ил. З.п со Nt vj ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1341715 А1 дц 4 H 03 К 17/62

ХЖИ@ ту;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ йЖ% 1160 .". -., 1

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТЭЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4072662/24-21 (22) 30.05.86 (46) 30.09.87. Бюл. ¹ 36 (72) С.M.Ïîòîðî÷èí (53) 621.382(088.8) (56) Авторское свидетельство СССР № 818013 кл. Н 03 К !7/62, 1981.

Авторское свидетельство СССР № 1112558, кл, Н 03 К 17/16, 1984. (54) КОММУТАТОР (57) Изобретение может быть использовано для распределения импульсных сигналов в вычислительных системах с программируемой коммутацией. Цель изобретения — повышение надежности устройства. Коммутатор содержит дешифратор 2, инвертор 5 и и триггеров

7.1-7.п. Введение дешифратора 3, элемента ИЛИ 6 и п элементов И 8.1-8.n . исключает. воэможность отработки коммутатором ложного кода, возникающего в результате прохождения по входной и тактовой шинам 1 и 4. 1 ил.

1341715

Изобретение относится к импульсной технике, в частности к устройствам электронной коммутации, и может быть использовано для распределения импульсных сигналов в вычислительных системах с программируемой коммутацией.

Цель изобретения — увеличение надежности коммутатора за счет того, 10 что исключается возможность отработки им ложного кода, возникающего н результате прохождения по входным и тактовой шинам импульсной помехи.

На чертеже представлена функцио- 15 нальная схема коммутатора.

Коммутатор содержит входные шины

1, первый и второй дешифраторы 2 и 3, тактовую шину 4, иннертор 5, элемент

ИЛИ 6, и триггеров 7.1-7.п, и элемен- 20 тов И 8.1-8,п, выходы 9,1-9.п.

Входные шины 1 коммутатора соедиHeHbI с входами дешифраторов 2 и 3.

Тактовая шина 4 подключена к входу .синхронизации второго дешифратора 3 и через инвертор 5 — к входу синхронизации первого дешифратора 2, выходы которого соединены с входами элементов ИЛИ 6. Выходы второго дешифратора 3 соединены с S-входами соответ- 30 ствующих триггеров 7.1-7,п, R-входы которых объединены и соединены с выходом элемента ИЛИ 6, Первые входы элементов И 8.1-8.п соединены с выходами первого дешифратора 2. Вторые входы элементов И 8.1-8.п соединены с выходами соответствующих триггеров

7.1-7.п. Выходы элементов И 8.1-8.п соединены. с выходными шинами 9,1-9.п коммутатора. 40

Коммутатор работает следующим образом.

Условием формирования сигнала на выходной шине- 9.1 — 9.п коммутатора является совпадение номера триггера 45

7.1-7.п, установленного н единичное состояние во время присутствия активного сигнала на тактовой шине 4 коммутатора и соответственно разрешения работы второго дешифратора 3, с номе- 50 ром выхода первого дешифратора 2, активизируемого после окончания действия сигнала на тактовой шине 4 коммутатора и соответственно разрешения работы второго дешифратора 3, с номером выхода первого дешифратора 2, активизируемого после окончания действия сигнала на тактовой шине 4 коммутатора и соответственно разрешения работы второго дешифратора 3, с номером выхода первого дешифратора 2, активизируемого.после окончания действия сигнала на тактовой шине 4 коммутатора.

Длительность формируемого выходного сигнала равна суммарному времени отработки элементом ИЛИ 6 сигнала с выхода первого дешифратора 2 и триггером 7.1-7.п сигнала с выхода элемента ИЛИ 6, который устанавливает

его в нулевое состояние (при управлении медленнодействующими механизмами на выходных шинах коммутатора необходимы удлинители импульсов).

При отсутствии помехи на входных шинах 1 коммутатора на управляющих входах первого и второго дешифраторов 2 и 3, как в момент сигнала на тактовой шине 4, так и после его снятия, присутствует один и тот же код. Номер триггера 7.1 7.п, установленного в единичное состояние, совпадает с номером выхода первого дешифратора 2, на котором присутствует сигнал. На выходной шине 9 коммутатора формируется импульс, длительность которого равна суммарному времени прохождения сигнала с выхода первого дешифратора 2 через элемент

ИЛИ 6 и установки сигналом с выхода элемента ИЛИ 6 триггера 7.1-7.п в нулевое состояние.

При возникновении импульсной помехи на входных шинах 1 и отсутстнии сигнала на тактовой шине 4 разрешена работа первого дешифратора 2 и запрещена работа второго дешифратора 3.

На одном из выходов первого дешифратора 2 появляется активный уровень.

Триггеры 7.1...7.п обнулены в предыдущем такте и низкими уровнями на своих выходах блокируют прохождение активного сигнала с любого из выходбв первого дешифратора 2 на выходные шины 9.1-9.п коммутатора. При возникновении импульсной помехи на тактовой шине 4, при отсутствии информации на входных шинах 1 коммутатора ни одна из выходных шин, как несоответствующая нулевому коду, не активизируется.

При возникновении импульсной помехи на тактовой 4 и входных 1 шинах коммутатора активизируется один из выходов второго дешифратора 3, номер которого соответствует коду сигналон на входных шинах 1, возникших н ре134

Составитель А.Чаховский

Редактор И.Касарда Техред М.Ходанич Корректор С.Шекмар

Тираж 90,1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4444/56

Э

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 зультате воздействия помехи. При этом один из триггеров 7.1-7.п, соединенный с выходом второго дешифратора 3, на котором присутствует сигнал, устанавливается в единичное состояние. Работа первого дешифратора 2 в это время запрещена. После окончания воздействия помехи запрещается работа второго дешифратора 3 и разрешается работа первого дешифратора 2.

Причем момент разрешения работы первого дешифратора 2 задержан относительно момента запрета работы второ-. го дешифратора 3 на величину времени . задержки переключения инвертора 5, что способствует повышению помехоус- тойчивости коммутатора.

После разрешения работы первого дешифратора 2 номер кода, поступающего на выходные шины 1 коммутатора, не совпадает с номером кода, формируемого на них в момент воздействия помехи, и как следствие, не совпадает номер активизируемого выхода первого дешифратора 2 с номером установившегося в единичное состояние одно

ro из триггеров 7.1-7.п..Код импульс ной помехи коммутатором не отрабатывается.! 715 формула изобретения

Коммутатор, содержащий входные, выходные и тактовую шины, инвертор, и триггеров и первый дешифратор, о тл и ч а ю шийся тем, что,. с целью увеличения надежности, введены второй дешифратор, элементы И; эле1О мент ИЛИ, входы которого подключены к выходам первого дешифратора, а выход соединен с R — входайи триггеров, S-входы которых соединены с соответствующими, начиная с второго по и+1, 15 выходами второго дешифратора, первые . входы элементов И соединены с соответствующими, начиная с второго по

n+1, выходами первого дешифратора, вторые входы элементов И сдединены

2д с выходами соответствующих. триггеров, а выходы элементов И соединены с соответствующими выходными шинами Ком-, мутатора, входные шины которого соединены с входами первого и второго

25 дешифраторов, тактовая шина комму. татора соединена с входом синхронизации второго дешифратора и с входом инвертора, выход которого соединен . с входом синхронизации первого дешифЗО ратора.