Устройство цикловой синхронизации
Изобретение относится к передаче данных и сокращает время установления 1:щклово го фазирования. Устройство содержит регистр 1 сдвига, дешифраторы 2 и 3, элементы И 4,, блок 6 проверки чередования кодов, элементы НЕТ 7 и 15, накопители 8 и 9, элементы ИЛИ 10 и 14, распределитель 11 импульсов, блок 12 выделения тактовой частоты, кодовый преобразователь 13, -одновйбратор 16. 1 ил. S (О to 14)
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТ ИЧЕСНИХ
РЕСПУБЛИН (19) (И) А2 сю 4 Н 04 Ь 7/08
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1259504 (21) 3003664/24-09 (22) 12.11.80 (46) 30.09.87. Бюл. ¹ 36 (72) Г.К. Болотин и Ю.К. Юрченко (53) 621.394.662(088.8) (56) Авторское свидетельство СССР № 1259504, кл. Н 04 L 7/08, 1979. (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к передаче данных и сокращает время установления циклового фазирования. Устройство содержит регистр I сдвига, дешифраторы 2 и 3, элементы И 4,5,17, блок 6 проверки чередования кодов, элементы НЕТ 7 и 15, накопители 8 и
9, элементы ИЛИ 10 и 14, распределитель 11 импульсов, блок 12 выделения тактовой частоты, кодовый преобразователь 13, одновибратор 16. 1 ил.
134
Изобретение относится .к передаче данных и может быть использовано для обеспечения циклового фазирования синхронных систем связи.
Цель изобретения — сокращение вре мени установления циклового фазирования.
На чертеже приведена структурная электрическая схема устройства цикловой синхронизации.
Устройство цикловой синхронизации содержит регистр 1 сдвига, первый и второй дешифраторы 2 и 3, первый и второй элементы И 4 и 5, блок 6 про— верки чередования кодов, первый элемент НЕТ 7, первый накопитель 8, второй накопитель 9, первый элемент ИЛИ
10, распределитель 11 импульсов, блок
12 выделения тактовой частоты, кодовый преобразователь 13, второй элемент ИЛИ 14, второй элемент НЕТ 15, одновибратор 16, третий элемент И 17.
Устройство цикловой синхронизации работает следующим образом.
Групповой цифровой сигнал (непрерывная последовательность бинарных единиц и нулей) поступает на вход регистра 1 сдвига, кодового преобразователя 13 и блока 12 выделения тактовой частоты, который осуществляет выделение из группового сигнала тактовой частоты (частоты телеграфирования), которая необходчма для работы распределителя 11 импульсов.
Поступающий групповой сигнал продвигается по рядам регистра 1 сдвига.
С выхода регистра 1 сдвига комбинацяи принимаемых элементов сообщения (посылок) в параллельном коде поступают на входы первого и второго дешифраторов 2 и 3. Каждая комбинация сигналов на входах первого и второго дешифраторов 2 и 3, аналогичная одной из фазирующих комбинаций, вызывают формирование сигнала на выходе соответствующего дешифратора 2 или 3.
Если устройство находится в состоянии синхронизма, то отдельные сигналы с выходов первого и второго дешифраторов 2 и 3 совпадают по времени с тактовым сигналом распределителя 11 импульсов„ поступающим один раз за цикл с певрого выхода распределителя 11 импульсов. При этом на выходах соответствующих элементов
И 4 и 5 попеременно (через один цикл) появляются сигналы, соответствующие по времени моменту опознавания фази—
1727 рующих комбинаций. Блок проверки чередования кодов осуществляет проверку чередования поступающих на его входы сигналов. Сигнал на выходе блока проверки чередования кодов появляется только при чередовании сигналов на его выходах.
Так как в случае синфазной работы
10 сигналы на выходе блока 6 проверки чередования кодов присутствуют в каждом цикле, а сигналы на выходе первого элемента НЕ 7 отсутствуют, то второй накопитель 9 за15 ряжен и на его выходе имеется сигнал синфазной работы. Этот сигнал разрешает декодирование информации, поступающей на первый вход кодового преобразователя 13, и ее выдачу на
2р выход устройства, разрешает работу первого накопителя 8 (переводит его в режим готовности к поддержанию синфазной работы, т.е. разрешает заряд первого накопителя 8) и запрещает прохождение сигналов с выхода второго элемента ИЛИ 14 на вход одновибратора 16.
Кроме того, сигналы с выхода блока 6 проверки чередования кодов по30 ступают на первый вход первого элемента ИЛИ 10. Выходные сигналы с выхода первого элемента. ИЛИ 10 осуществляет запуск распределителя 11 импульсов, который управляет записью и деЗ5 формированием информации в кодовом преобразователе 13.
Таким образом, запуск распределителя 11 импульсов осуществляется один раз в начале цикла принимаемого
«1р на выходе группового сигнала s одни и те же моменты времени, т.е. устройство находится в состоянии синфазной работы.
Ложные синхрогруппы, аналогичные фазирующим комбинациям и выделенные первым и вторым дешифраторами 2 и 3 из группового сигнала, вследствие случайного сочетания нулей и единиц информации в групповом сигнале не
50 совпадают по времени с сигналом, формируемым на первом выходе распределителя 11 импульсов один, раз за цикл, а следовательно, не проходят через первые и вторые .элементы И 4 и 5 и
ББ не участвуют в работе блока 6 проверки чередования кодов.
При кратковременных .искажениях фазирующих комбинаций (например, изза воздействия помех или при сбоях
41727
3 13 синхронизации в системах более высокого порядка) сигнал на выходе блока
6 проверки чередования кодов временно отсутствует. В этом случае первый элемент НЕТ 7 оказывается открытым и сигнал с первого выхода распределителя 11 импульсов, формируемый в конце цикла работы распределителя
11 импульсов (фактически при его остановке), поступает через первый элемент НЕТ 7 на вторые выходы первого и второго накопителей 8 и 9. Этот . сигнал сбрасывает счетную схему второго накопителя 9 в нулевое состоя— ние. Уровень сигнала синфазной работы на его выходе остается, так как
его сброс осуществляется лишь при поступлении сигнала сброса с первого выхода первого накопителя 8.
Так как на выходе второго накопителя 9 присутствует сигнал, разрешающий работу первого накопителя 8, то сигнал с выхода первего элемента
НЕТ 7 проходит через первый накопитель 8 на автозапуск, одновременно заряжая первый накопитель 8 не одну единицу. Этот сигнал, проходя через первый элемент ИЛИ 10,запускает распределитель ll импульсов на следующий цикл работы.
Таким образом, запуск распределителя 11 импульсов происходит в тот же момент времени, что и при наличии фазирующих комбинаций. Поэтому нарушение синхронизма не происходит и устройство продолжает работу в состоянии поддержания синхронизма. Кроме того, сигнал автозапуска с второго выхода первого накопителя поступает на третий вход кодового преобразователя 13.
В зависимости от режима работы кодового преобразователя 13 сигнал автозапуска либо не оказывает влияния на его работу, либо (режим повышенной достоверности) запрещает детектирование и выдачу информации на выход устройства.
В случае отсутствия фазирующих комбинаций в следующих циклах работа продолжается аналогичным образом до тех пор, пока первый накопитель 8 не окажется заряженным. Появление до этого момента времени сигнала на выходе блока 6 проверки чередования кодов (т.е. обнаружение фазирующих комбинаций на прежних временных позициях) приводит к сбросу ранее за5
55 ряженного первого накопителя 8 в нулевое состояние. Этот же сигнал через первый элемент ИЛИ 10 проходит на первый вход распределителя 11 импульсов, запуская его. Таким образом, устройство вновь переходит в режим синфазной работы.
При отсутствии сигналов на выходе блока 6 проверки чередования кодов в I подряд следующих циклах (где
I — коэффициент накопления первого накопителя 8), т.е. при заряде первого накопителя 8, на его первом выходе формируется импульс сброса, который переводит второй накопитель
9 в нулевое состояние. В результате на выходе второго накопителя 9 появляется нулевой уровень, а следовательно, кодовый преобразователь 13 прекращает декодирование информации и ее выдачу на выход устройства. Кроме того, отсутствие сигнала на выходе второго накопителя 9 выводит первый накопитель 8 из состояния готовности к поддержанию синфазной работы и разрешает прохождение сигналов через второй элемент НЕТ 15;
В режиме поиска синхронизма работа устройства осуществляется следующим образом.
Вследствие остановки распределителя 11 импульсов на его первом выходе присутствует уровень напряжения, разрешающий прохождение сигналов через первый и второй элементы И 4 и 5.
Поэтому при выделении первым или вторым дешифратором 2 или 3 из состава принимаемых элементов сообщения одной из комбинаций, аналогичных фазирующим, на выходе второго элемента
ИЛИ 14 формируется сигнал, поступающий на первый вход второго элемента
НЕТ 15.
Вследствие отсутствия сигнала синфазной работы на выходе второго накопителя 9, второй элемент НЕТ 15 оказывается открытым и сигнал с его выхода поступает на второй вход третьего элемента И 17 и на вход одновибратора 16. Так как одновибратор
16, формирующий при его запуске сигнал напряжения логического нуля, срабатывает с некоторой задержкой, сигнал с выхода второго элемента НЕТ
15 проходит через третий элемент И
17 на его выход и поступает на третий вход первого элемента ИЛИ 10.
Вследствие этого происходит пробный
1341 727 запуск распределителя 11 .импульсов.
Одновременно сигнал об обнаружении комбинации, аналогичной фазирующей, с выхода одного иэ элементов И 4 или 5 поступает на соответствующий вход блока 6 проверки чередования кодов. Пробный запуск распределителя
11 импульсов приводит к тому, что сигнал на его первом выходе сменяется нулевым уровнем; который сохраня,етСя до момента времени, соответст7 вующего остановке распределителя 11 импульсов (т.е. в течение одного цикла работы). Поэтому элементы И 4 и 5 оказываются закрытыми. Выделение дешифраторами 2 и 3 комбинаций, аналогичных фазирующим и расположенных во времени внутри цикла работы кодового преобразователя 13, не оказыва- 2О ет влияния на работу блока проверки чередования кодов.
Пусть, например, пробный запуск распределителя ll импульсов проводится сигналом с выхода второго дешифратора 3 через второй элемент И 5, второй элемент ИЛИ 14, третий элемент
И 17 первый элемент ИЛИ 10. Спустя время, равное длительности цикла принимаемых элементов сообщения, распределитель ll импульсов возврашается в исходное состояние и на его первом выходе появляется уровень напряжения, разрешающий прохождение сигналов через первый и второй элементы И 4 и 5.
Если в этот момент времени комбинация, аналогичная фазирующей, выде.— ляется первым дешифратором 2 (т.е. происходит смена фазирующей комбина- 4Л ции), срабатывает блок 6 проверки чередования кодов, вследствие чего на его выходе формируется сигнал, запускающий распределитель ll импульсов для работы на прежних временных л:,— позициях и записывающий единицу во второй накопитель 9. В следующем цикле работы в момент формирования
Разрушающего сигнала на выходе распределителя 11 импульсов формируется 50 сигнал на выходе второго дешифратора 3 (т.е. вновь происходит смена фазирующей комбинации). Вновь срабатывает блок 6 проверки чередования кодов, вследствие чего запуск Распределителя 11 импульсов осуществляется на прежних временных позициях, а во второй Hàêîïèòåëü 9 записывается вторая единица.
Процесс работы продолжается аналогично, вплоть до появления сигнала на выходе второго накопителя, свидетельствующего о вхождении аппаратуры в синхронизм и закрывающего второй элемент НЕТ 15. !
В случае, если пробный запуск распределителя 11 импульсов осуществлен случайно комбинацией, аналогичной фазирующей, в следующем цикле принимаемых элементов сообщения на прежних временных позициях располо— жена другая комбинация, отличная от фазирующей, вследствие чего вторичный пробный запуск распределителя ll импульсов через второй элемент HJIN
14, второй элемент НЕТ 15, третий элемент ИЛИ 10 на прежних временных позициях не происходит и устройство продолжает находится в состоянии поиска комбинации, аналогичной фазирующей.
В случае многократного циклического повторения одной и той же информации в нескольких циклах подряд и при первоначальном пробном запуске распределителя от случайной комбинации, аналогичной фазирующей, эта же комбинация вновь выделяется тем же дешифратором (например, вторым) на прежних временных позициях спустя цикл работы распределителя 11 импульсов. Однако вторичный-пробный запуск распределителя 11 импульсов на прежних временных позициях в этом случае не происходит, так как сигнал с выхода одновибратора 16 запрещает прохождение сигналов пробного запуска через третий элемент И 17 по его первому входу (длительность запрещающего сигнала на выходе одновибратора
lб равна сумме длительности принимаемого цикла сообшений и длительности одного элемента сообщения).
Формула изобретения
Устройство цикловой синхронизации по авт. св. Р 1259504, о т л и ч а ющ е е с я тем, что, с целью сокращения времени установления циклового фазирования, введены последовательно соединенные второй элемент ИЛИ, второй элемент НЕТ, одновибратор и третий элемент И, выход которого подключен к. третьему входу первого элемента ИЛИ, а к второму входу третье7 1341727
8 го элемента И подключен выход второго теля, при этом выходы первого и втоэлемента НЕТ, к второму входу кото- рого элементов И подключены к входам рого подключен выход второго накопи- второго элемента ИЛИ.
Составитель Г. Лерантович.
Редактор И. Касарда Техред И.Попович Корректор И. Муска
Заказ 4445/57 Тираж 638 Подписное
ВНИИПИ Государственного комитета. СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие,г. Ужгород, ул. Проектная, 4
