Устройство для отображения информации на экране электронно- лучевой трубки

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано в системах п. 0- 6J для отображения информации на экране ЭЛТ. Цель изобретения - повьшение быстродействия устройства. Это достигается введением по каждой из координат делителя 18 (19) напряжения, повторителя 14 (15) тока с нагрузочным элементом 24, 25 и блока 16 и 17 сравнения с нулем и элемента 26 И с соответствующими связями и сокращением времени формирования средних и малых по размеру отрезков линий. Поступающий с выхода элемента 26 И сигнал на вход блока 1 управления формирует на его выходе кодовую комби-- нацию, соответствующую следующему отрезку изображения. 5 ил. (Л а № С « СО 4ib О СО оо 23 ши 25 к

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я) 4 G 09 G 1/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 528589 (2 1) 3978560/24-24 (22) 15.10.85 (46) 23.10,87. Бюл. 11. 39 (72) Г,П.Куликов и И.Г.Птаховский (53) 681.327.11(088.8) (56) Авторское свидеч ельство СССР

У 528589, кл. G 09 G 1/08, 1974. (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ НА ЭКРАНЕ ЭЛЕКТРОННΠ†ЛУЧ

ВОЙ ТРУБКИ (57) Изобретение относится к вычис— лительной технике и автоматике и может быть использовано в системах

„„Я0„„1347093 А 2 для отображения информации на экране

ЭЛТ. Цель изобретения — повьппение быстродействия устройства. Это достигается введением по каждой из координат делителя 18 (19) напряжения, повторителя 14 (15) тока с нагрузочным элементом 24, 25 и блока 16 и 17 сравнения с нулем и элемента 26 И с соответствующими связями и сокращением времени формирования средних и малых по размеру отрезков линий. Поступающий с выхода элемента 26 И сигнал на вход блока 1 управления формирует на его выходе кодовую комбинацию, соответствующую следующему отрезку изображения. 5 ил.

7093 2

134

Изобретение относится к вычислительной технике и автоматике, может быть использовано в системах для отображения информации на экране электронно-лучевой трубки (ЭЛТ) и является усовершенствованием изобретения по авт.св, N 528589.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1.изображена структурная схема предлагаемого устройства, на фиг ° 2 — структурная схема блока управления; на фиг. 3 — схема интегратора; на.фиг. 4 — схема цифроаналогового преобразователя, на фиг. 5 схема блока сравнения.

Устройство содержит блок 1 управления, цифроаналоговый преобразователь 2, усилители 3(Х) и 4(У), электронно-лучевую трубу (ЭЛТ) 5 с отклоняющими системами 6 и 7, интеграторы

8 и 9, операционные усилители 10-13, повторители 14 и 15 тока, блоки 16 и 17 сравнения, делители 18 и 19 напряжения, выполненные на резисторах 20-24, нагрузочные элементы 24 и 25 и элемент И 26.

Входы интеграторов 8 и 9 и цифроаналогового преобразователя 2 подключены к соответствующим выходам блока

1 управления. Операционные усилители

10 и 13 подключены соответственно к интеграторам 8 и 9 и к шине питания, а операционные усилители 11 и 12 — к интеграторам 8 и 9 и к цифроаналоговому преобразователю 2. Выходы интеграторов 8 и 9 подключены соответственно к резисторам 20 и 23 и через соответствующие усилители 3(Х) и

4(У) — к отклоняющей системе 6 и 7

ЭЛТ 5. Вход интегратора 1 8 подключен к резистору 2 1 и через него к входу повторителя 14 тока, выход которого подключен к элементу 24 и к входу блока 16 сравнения, а вход интегратора 9 подключен к резистору 22 и через него к входу повторителя 15 тока, выход которого подключен к элементу

25 и к входу блока 17 сравнения. Входы схем 16 и 17 сравнения подключены к соответствующим входам элемента

И 26.

Блок 1 управления (фиг. 2) включает в себя постоянную память 27, счетчик 28 младших адресов, выходы которого подключены к младшим адресным входам памяти 27, вход сброса к выходу памяти 27, а счетный вход — к вы5

55 ходу элемента И 29, постоянную память

30, на вход которой из ЭВМ поступает кодовая информация о виде отображаемых на экране ЭЛТ 5 элементов, а выходы подключены к старшим адресным входам памяти 27, выходы которой подключены к интеграторам 8 и 9 и к цифроаналоговому преобразователю ?.

Интегратор каждого из каналов Х, У включает в себя транзисторные стабилизаторы тока, выполненные, например (фиг. 3) на транзисторах 3 1-34 и резисторах 35-38, диоды 39-46, операционный усилитель 47 с конденсатором 48 и ключом 49 разряда конденсатора в обратной связи, Применение операционного усилителя 47 устраняет нежелательный эффект, заключающийся в появлении погрешности интегрирования, вызванной изменением тока, перезаряжающего конденсатор интегратора при изменении напряжения на нем. Изменение напряжения Пв,каждого транзистора — источника интегрирующего тока, связанное с изменением напряжения на конденсаторе, вызывает изменение выходного тока, так как напряжение на эмиттере (а следовательно, и эмиттерный ток) изменяется, даже если напряжение на базе фиксировано. Ключ 49 разряда конденсатора

48 выполняет функцию, аналогичную функции схемы компенсации.

Блок цифроаналоговых преобразователей 2 (фиг. 4) включает в себя два цифроаналоговых преобразователя

S0(X) è 5 1(У) с подключенными к соответствующим их входам переменными резисторами масштабирования 52, смещения 53, масштабирования 54 и смещения 55,а также конденсаторами 56 и 57 частотной коррекции.

Блок сравнения каждого из анналов

Х и У включает в себя сдвоенный компаратор 58 с подключенными к соответствующим его входам резисторами 5962 смещения.

Устройство для отображения информации на экране ЭЛТ работает следующим образом.

Из 3ВМ (на фиг. 3 не показано) по шинам 63 в блок 1 управления поступает код, однозначно определяющий вид отображаемого элемента, например, символа. Затем ЭВМ формирует сигнал

"Пуск" (на фиг. 1 одна из шин 63), который инициирует появление на выходе блока 1 управления сигналов уп3 13 равления, соответствующих первому оФрезку символа.

Через некоторое время, определяемое динамическими свойствами компонентов цифроаналогового преобразователя 2, на его выходах установятся величины напряжений, соответствующие координатам первой узловой точки символа в принятой разрядной сетке.

Интеграторы 8 и 9 начинают формировать линейно изменяющиеся напряжения, которые в зависимости от состояни на управляющих входах интеграторов могут как уменьшаться по амплитуде, так и возрастать. Попадая затем на усилители 3 и 4 каналов X и У и далее в отклоняющую систему 6 и 7, эти линейно изменяющиеся напряжения непосредственно управляют лучом ЭЛТ 5 так, что на экране формируется линейный отрезок, соответствующий первому фрагменту заданного символа. В начале процесса интегрирования, когда напряжения на выходах интеграторов 8 и 9 еще не достигли требуемых уровней, на входах повторителей 14 и 15 тока возникают токовые сигналы рассогласования 1Р„ и I р . На выходах повторителей 14 и 15 появляются напряжения рассогласования U р„ и Up, пропорциональные разности токов, текущих через резисторы 20 и 21 и резисторы 22 и 23, соответственно.

Напряжение рассогласования по каждому из каналов Х и У в виде падения напряжения на нагрузке повторителя

14 (15) поступает на вход соответствующего блока 16 (17). Блок сравнения реагирует на входное напряжение рассогласования и Аормирует на выходе низкий уровень логического сигнала. В свою очередь, попадая на вход элемента И 26, этот сигнал вызывает изменение на выходе этого элемента также до уровня нулевого логического сигнала, Таким образом, на шине 64 возникает сигнал, который свидетельствует о том, что интегратор 8 (9) еще не завершил процесса интегрирования. Этот сигнал поступает в блок 1 управления н препятствует изменению информации на его входах, Процесс интегрирования в интеграторе 8 (9) продолжается до тех пор, пока на его выходе линейно изменяющееся напряжение достигнет уровня, заданного циАроаналоговым преобра47093

30 начинаться сразу же по окончании предыдущего без потерь времени. После завершения самого последнего элемента, изображаемого на экране ЭЛТ 5 символа, блок 1 управления Аормирует

35 сигналы управления ключами 49 разряда конденсатора 48 каждого интегратора 8 и 9 (Аиг, 3). При этом ключи

49 замыкаются и разряжают интегриру"

40 ющие конденсаторы 48 до нулевого уровня, независимо от величины его предыдущего заряда. После этого устройство готово для формирования следующего элемента изображения.

45 Операционные усилители 10 и 13

Аормируют и поддерживают напряжение .

-Ut, что позволяет избавиться от второго отрицательного высокостабильного источника питания. Операционные

50 усилители 11 и 12 служат для Аормирования и поддержания с высокой точностью симметричных напряжений, поступающих на транзисторные источники тока интеграторов 8 и 9 °

Применение операционных усилителей 10-13 обусловливает равенство заряжающих и разряжающих токов в обоих интеграторах, позволяет достигать высокой степени симметричности Аор 5

25 зователем 2. При этом ток, протекающий через резистор 20 (23) станет равным по величине току, текущему через резистор 21 (22) и, таким образом, эти токи скомпенсируют друг друга. На выходе повторителя 14 (15) на его нагрузке 24 (25) будет нулевой уровень напряжения рассогласования и Пр Это вызовет срабатывание блока 16 (17) сравнения, что, в свою очередь, приведет к возникновению на соответствующем входе элемента И 26 высокого уровня логического сигнала.

При завершении процесса интегрирования по обоим каналам Х и У на входах элемента И 26 Аормируются сигналы с высоким уровнем. Это вызовет изменение выходного состояния элемента И 26 с нулевого на единичное, т.е. формирование сигнала "Готов" на шине

64 и, соответственно, приведет к появлению на выходе блока 1 управления новой кодовой информации.

Интеграторы 8 и 9 вновь начнут

Аормировать линейно изменяющееся нап ряжение, а на входах токовых повторителей возникнут сигналы рассогласования. Аналогично этому, каждый последующий процесс интегрирования будет

5 134709 мируемых пилообразных напряжений и, как следствие, повышает точность всего устройства, Блок управления работает следую5 щим образом.

Сигнал "Готов", означающий окончание процесса интегрирования, поступает в блок 1 по шине 64 и появляется на соответствующем входе элемен- 10 та И 29 (фиг. 2), Перед началом формирования элемента на экране ЭЛТ 5 из ЗВМ в блок 1 управления поступает код, однозначно определяющий вид отображаемого элемента информации, на- 15 пример, символа. Поступая на вход памяти 30, выполняющей функцию перекодирования, этот код модифицируется в 5-разрядный код зоны памяти 30, в которой содержится кодовая информация 2р об этом символе в виде координат его узловых точек согласно принятой разрядной сетке. Последовательность выборок из этой зоны определяется изменяющимися состояниями счетчика 28, 25

В исходном положении счетчик 28 имеет низкие уровни выходных логических сигналов, а по шине 64 поступает сигнал "Готов", имеющий высокий уровень.

При поступлении из ЭВМ сигнала gp

"Пуск" элемент И 29 срабатывает и счетчик 28 изменяет свое выходное состояние на единицу младшего разряда. Информация в виде кода первой узловой точки символа, соответствующая входному адресному слову, считывается с выходов памяти 27 и поступает на входы диодов 39, 40, 43 и

44, управляющий вход ключа 49 разряда конденсатора 48 каждого из интеграторов 8(Х) и 9(У) (фиг. 3), а также на информационные входы цифроаналоговых преобразователей 50(X) и

51(У) цифроаналогового преобразователя 2 (фиг, 4). При этом на выходах цифроаналоговых преобразователй 50 и 51 устанавливаются величины напряжений, соответствующие координатам первой узловой точки. Интеграторы 8 и 9 начинают формировать линейно

50 изменяющее ся напряжение по стоян ного тока, которое в зависимости от состояния на управляющих входах диодных переключателей 39, 40, 43 и 44 может как уменьшаться, так и возрастать.

Собственно интегратор построен на операционном усилителе 47 с конденсатором 48 в обратной связи, Для задания начальных условий служит ключ 49 разряда интегрирующего конденсатора. Стабилизаторы интегрирующего тока, выполненные на транзисторах 31-34 и резисторах 35-38, обеспечивают высокую точность формирования выходного пилообразного напряжения интеграторов 8 и 9.

В процессе интегрирования на выходе повторителей 14 и 15 формируются сигналы рассогласования. Эти сигналы поступают на вход соответствующих блоков 16 и 17 сравнения. Каждый из блоков сравнения (фиг. 5) содержит сдвоенный компаратор 58. На его входе с помощью резисторов 59-62 смещения задается эона чувствительности.

При возникновении на входе компаратора 58 напряжения рассогласования, величина которого превышает уровень зоны чувствительности, компаратор срабатывает и формирует на своем выходе низкий уровень логического сигнала.

По окончании процесса интегрирования напряжение рассогласования уменьшается до нуля, компаратор 58 возвращается в исходное положение, формирует на выходе высокий уровень логического сигнала и тем самым обеспечивает следующее за этим задание новой кодовой информации из блока 1 управления.

Формула из об ре те н ия

Устройство для отображения информации на экране электронно-лучевой трубки по авт.св. Ф 528589, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит по каждой из координат делитель напряжения, повторитель тока с нагрузочным элементом, один из выводов которого соединен с шиной нулевого потенциала, и блок сравнения с нулем, вход которого соединен с выходом повторителя тока, вход которого соединен со средней точкой делителя напряжения, другие выводы которого подключены соответственно к выходу и входу интегратора, и элемент И, входы которого соединены с выходами блоков сравнения с нулем, а выход элемента И соединен с входом блока управления.

1347093

1347093

Фиг4

Составитель И, Загинайко

Техред А. Кравчук Корректор Г.Решетник

Редактор А.Шандор

Заказ 5122!47 Тираж 432. ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г,Ужгород, ул.Проектная, 4