Фазовый дискриминатор

 

Изобретение относится к радиотехнике и обеспечивает повышение точности дискриминации фазы входных сигналов с малым соотношением сигнал/ шум. Устройство содержит два канала, каждый из которых состоит из ключа 1(2) и интегратора 3 (4) со сбросом, источник 5 опорного напряжения. - : Вновь введены сумматор 6, компараторы (К) 7 и 8, формирователь 9 импульсов сброса, элемент 10 памяти, источник 1 1 разнополярных напряжений. Если асолют, значение выходного напряжени я сумматора 6 превьппает опорное напряжение источника 11, то на выходе К 7 появляется сигнал (например , отрицательный перепад напряжения ), который, поступая на стробирующий вход К 8 и управляющий вход элемента 10, разрешает К 8 сравнение интегральных оценок фаз, накопленных на интеграторах 3(4), и запись результата дискриминации .в элементе 10. На выходе устройства появляется уровень О либо 1, определяемый соотношением полярности на входе К 8 и характеризующий знак фазы входного сигнала. 1 ил. (g 4

СОЮЗ С08ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 Н 03 D 3 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К AВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3965804/24-09 (22) 14.10.85 (46) 23.10.87. Бюл. 11- 39 (72) В.M.Èâàíêèâ, И.А.Моисеенкова,,А.M.Íèâèíñêèé и С.Ф.Романюк (53) 621.376.55(088.8) (56) Авторское свидетельство СССР

У 567199, кл. Н 03 D 3/18, 1973 (54) ФАЗОВЫЙ ДИСКРИМИНАТОР (57) Изобретение относится к радиотехнике и обеспечивает повышение точности дискриминации фазы входных сигналов с малым соотношением сигнал/ шум. Устройство содержит два канала, каждый из которых состоит из ключа

1(2) и интегратора 3 (4) со сбросом, источник 5 опорного напряжения.

Вновь введены сумматор 6, компарато-. ры (К) 7 и 8, формирователь 9 импульсов сброса, элемент 10 памяти, источник 11 разнополярных напряжений.

Если асолют. значение выходного напряжения сумматора 6 превышает опорное напряжение источника 11, то на выходе К 7 появляется сигнал (например, отрицательный перепад напряжения), который, поступая на стробирующий вход К 8 и управляющий вход элемента 10, разрешает К 8 сравнение интегральных оценок фаз, накопленных на интеграторах 3(4), и запись резуль— тата дискриминации,в элементе 10.

На выходе устройства появляется уровень "0 либо "1", определяемый соотношением полярности на входе К 8 и характеризующий знак фазы входного сигнала. 1 ил.

1347146

Изобретение относится к радиотехнике и может использоваться к радиоизмерительной алпаратуре для определения знака разности фаз между двумя

5 сигналами одинаковой частоты.

Цель изобретения — повьппение точности дискриминации фазы входных сигналов с малым соотношением сигнал/ шум. 1

На чертеже приведена структурная электрическая схема фазового дискри-. минатора а.

Фазовый дискриминатор содержит два канала, каждый из которых состоит из ключа 1(2) и интегратора 3(4) со сбросом, источник 5 опорного напряжения, сумматор 6, первый 7 и второй

8 компараторы, формирователь 9 импульсов сброса, элемент 10 памяти, источник 11 разнополярных напряжений.

Фазовый дискриминатор работает следующим образом.

На вход фазового дискриминатора поступает входной синусоидальный сигнал, а на управляющие входы ключей

1 и 2 — опорный сигнал от источника

5. Источник 5 формирует напряжение прямоугольной формы. Полученная последовательность импульсов используется для противофазного управления ключами 1 и 2, Таким образом, каждый полупериод опорного напряжения один из ключей открыт, а другой закрыт. При этом интегратор 3 на конденсаторе накапливает заряд, пропорциональный сдвигу фазы в нечетные полупериоды, а интегратор 4 на конденсаторе накапливает заряд, пропорциональный тому .же сдвигу фазы, но в четные полупериоды опорного напряжения, Напряжения, пропорциональные сдвигу фазы, но проти. воположные по знаку, с выходов интеграторов 3 и 4 поступают на противофазные входы сумматора 6 и одновременно на входы второго компаратора 8.

На выходе сумматора 6 формируется напряжение, включающее интегральные оценки фазы, накопленные на обоих интеграторах 3 и 4, и дающее суммарную оценку фазы как в четные, так и в нечетные полупериоды опорного на-т пряжения. Это напряжение поступает на вход компаратора 7, где его абсолютное значение сравнивается с опорным напряжением. Опорные напряжения, равные по величине, но противоположные по знаку, поступают на компаратор

7 с источника 11 разнополярных напряжений ° Величина опорных напряжений источника ll .разнополярных напряжений выбирается из соображений обеспечения необходимого быстродействия фазового дискриминатора при сохранении достоверности дискриминации фазы на фоне импульсных и регулярных помех.

0 Минимальная величина абсолютного значения опорного напряжения источника

11 должна превышать уровень порогового напряжения компаратора 8. Верхний предел абсолютного значения опорного напряжения источника 11 определяется необходимым временем накопления интегральных оценок фазы на интеграторах 3 и 4, гарантирующим достоверную дискриминацию фазы при зашумленном входном сигнале. Если входной сигнал достаточно сильный и его зашумленность невелика, то предлагаемый фазовый дискриминатор может достигать полупериодного быстродействия.

Б Если абсолютное значение выходного напряжения сумматора 6 превышает опорное напряжение источника 11 разнополярных напряжений, на выходе компаратора 7 появляется сигнал (например, O отрицательный перепад напряжения), который, поступая на стробирующий вход компаратора 8 и управляющий вход элемента !.0 памяти, разрешает компаратору 8 сравнение интегральных оценок фаз, накопленных на интеграторах 3 и 4, и запись результата дискриминации в элемент 10 памяти. На выходе фазового дискриминатора появляется уровень "0" либо "1", опреде4о ляемый соотношением полярности на входе компаратора 8 и характеризующий знак фазы входного сигнала.

Одновременно с поступлением на стробирующий и управляющий входы ком-..

4 паратора 8 и элемента 10 памяти вы-.. ходной сигнал поступает на формирователь 9 импульсов сброса. Последний по поступившему сигналу вырабатывает импульс, длительность которого достаточна для обнуления интеграторов

3 и 4. Этот импульс замыкает ключи интеграторов 3 и 4, разряжая тем самым конденсаторы интеграторов 3 и 4 соответственно, По мере обнуления ин55 теграторов 3 и 4 напряжение на выхо де сумматора 6 уменьшается по абсолютной величине и становится меньше опорного напряжения источника ll разнополярных напряжений, что приводит

1347146

Составитель А.Колосов

Техред H.Bepec. Корректор В.Бутяга

Редактор Н,Тупица

Заказ 5126/50 Тираж 899 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 к восстановлению на выходе компаратора 7 первоначального напряжения

{положительный перепад напряжения).

Компаратор 8 закрывается, на выходе 5 элемента 10 памяти сохраняется определенное значение знака фазы входного сигнала, фазовый дискриминатор готов к следующему циклу работы.

Формула изобретения

Фазовый дискриминатор, содержащий два объединенных по входу канала, каждый из которых содержит последо- >g вательно соединенные ключ и интегратор со сбросом, источник опорного напряжения, выход которого подключен к управляющим входам ключей каждого канала, отличающийся тем, 21 что, с целью повышения точности дискриминации фазы входных сигналов с малым соотношением сигнал/шум, .введены последовательно соединенные сумматор, инвертирующий и неинвертирующий входы которого подключены к выходам интеграторов со сбросом первого и второго каналов соответственно, пер" . вый компараторов и формирователь импульсов ..сброса, выход которого подключен к входам сброса интеграторов со сбросом, последовательно соединен- ные второй компартор, первый и второй входы которого подключены к ин1 вертирующему и неинвертирующему входам сумматора, и элемент памяти, управляющий вход которого соединен со стробирующим входом второго компаратора и выходом первого компаратора, и источник разнополярных напряжений, выходы которого подключены к второму и третьему входам первого компаратора.