Устройство для обмена информацией между цифровой и аналоговой вычислительными машинами

 

Изобретение относится к вычислительной технике и может быть использовано при создании аналого-цифровых устройств и систем для моделирования динамических объектов и систем управления в реальном масштабе времени. Целью изобретения является повышение точности вычислений за счет расширения диапазона задания временных сигналов и обеспечения непрерывного изменения времен запуска программ цифровой части в процессе решения . Устройство содерлсит блок временного управления, цифроаналоговый преобразователь, аналого-цифровой преобразователь, комбинационный сумматор , генератор тактовых импульсов, дешифратор, два триггера, два регистра , два элемента сравнения, два элемента НЕ, три счетчика, три элемента задержки, шесть элементов ИЛИ, семь элементов И, семь шинных формирователей . 3 ил. (Л со 00 00 4 4

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК ((9) SU((iI 1

8844 А1 (50 4 С 06 F 13 24.. ) (ОПИСАНИЕ ИЗОБРЕТЕНИЯ "

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4080826/24-24 (22) 30.06.86 (46) 30.10.87. Бюл. 11 40 (71) Донецкий политехнический институт (72) А.Ю.Иванов, В.А,Святный, P.М.Кривицкий, А.M.Ôèøìàí, С.В.Кравцов и Л,Г.Щербак (53) 681.325 (088.8) (56) Авторское свидетельство СССР

М 1053 119, кл. G 06 F 3/00, 1982.

Авторское свидетельство СССР

11(122 1666, кл. С 06 F 3/00, 1986. (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ МЕЩДУ ЦИФРОВОЙ И АНАЛОГОВОЙ ВЫЧИСЛИТЕЛЬНЫМИ МАШИНАМИ (57) Изобретение относится к вычислительной технике и может быть использовано при создании аналого-цифровых устройств и систем для моделирования динамических объектов и систем управления в реальном масштабе времени. Целью изобретения является повышение точности вычислений за счет расширения диапазона задания временных сигналов и обеспечения непрерывного изменения времен запуска программ цифровой части в процессе решения. Устройство содержит блок временного управления, цифроаналоговый преобразователь, аналого-цифровой преобразователь, комбинационный сумматор, генератор тактовых импульсов, дешифратор, два триггера, два регистра, два элемента сравнения, два элемента НЕ, три счетчика, три элемента задержки, шесть элементов ИЛИ, семь элементов И, семь шинных формирователей. 3 ил, з l34884 ная с (К+1)-й по (K+M)-ю отводятся для хранения данных, предназначенных для выдачи с 1-го по М-й канал ЦАП

40. Таким образом, в регистр 10 необходимо занести конечный адрес К каналов АЦП 39, который одновременно является конечным адресом обмена между АЦП 39 и БП 42, а в регистр 35 заносится конечный адрес M каналов

ЦАП 40. В регистр 60 заносится в двоичном коде число вычисляемых фазовых переменных, на К потенциометрах 89 блока 41 временного управления выставляются коэффициенты передачи, обеспечивающие время интегриL рования — -, где L - время, Т равное наибольшему общему делителю периодов изменения фазовых переменных. На потенциометре 75 выставляется коэффициент передачи, обеспечивающий время интегрирования L.

Е

Величины †.с определяют длительТ 25

J ность времени, отведенного каждой из

К программ для решения в ЦВМ 43.Коэффициенты передачи можно выставлять по абсолютной величине от 0 до с в то время как в известном устройстве 30

L г величины L и — ограничивались

Т

4 разрядностью регистров. Каждой из К программ вычисления фазовой переменной для решения в ЦВИ 43 отводится

L время определяемое величиной †.

Э

Т.

Исключением является первая задача, часть времени обработки которой занимает время обмена переменными у<, у,...,у, и z,,я . .. г между ЦВИ

43 и БП 42.

Триггер 56 обнулен, обнулен также счетчик 69, в связи с чем на нулевом выходе дешифратора 61 находится сигнал "1", и соответствующий ключ 59 открыт. Опорное напряжение с шины 90 опорного напряжения поступает на выходы операционных усилителей 82 и

85, на выходе компараторов 62 и 63 сигнал "1", ключи 74 и 78 открыты.

По единичному сигналу, поступающему с входа Пуск устройства, запускается на работу ABM 44 и через элемент 26 задержки АЦП 39. Единичный сигнал с входа Пуск", поступая на единичный вход триггера 27 и нулевой вход триггера 18, устанавливает эти триггеры в состояния "1" и "0" соответственно. Единичный сигнал с входа

"Пуск" устройства поступает на первый вход элемента ИЛИ 17, вызывая поступление единичного сигнала с его выхода на установочный вход счетчика

22, на выходе которого устанавливается адрес аналого-цифрового преобразования. В АЦП 39 происходит опрос и преобразование непрерывных сигналов, соответствующих переменным к,, к . ° ., z„, поступающих с выхода ABM 44 на информационный вход АЦП 39, начиная с начального адреса (находится в счетчике 22) и по конечный адрес (находится в регистре 10). АЦП 39 преобразует аналоговый сигнал в дискретную форму (двоичный код) и с информационного выхода подает его на информационный вход шинного формирователя 6, вырабатывая при этом единичный сигнал на выходе Конец преобразования", который поступает на вход элемента 24 задержки и первый вход элемента И 20, текущий адрес аналогово-цифрового преобразования с выхода счетчика 22 поступает на информационный вход шинного формирователя 5. Если при этом нет необходимости обмена информации между БП 42 и ЦВМ 43, нулевой сигнал с первого выхода дешифратора 3, поступая на вход элемента НЕ 14, вызовет поступление единичного сигнала с его выхода на третий вход элемента И 23 и второй вход элемента И 20, единичный сигнал с выхода которого поступает на второй вход элемента И 11 и второй вход элемента ИЛИ 9, единичный сигнал с выхода которого поступает на шину 52 "Запись" БП 42. С приходом разрешающего сигнала с выхода генератора 25 на первьп вход элемента

И 11 единичный сигнал с его выхода поступает на управляющие входы шинных формирователей 5 и 6. Таким образом, организуется запись информации, поступающей с выхода шинного формирователя 6 на шину 5 1 данных по адресу, поступающему с выхода шинного формирователя 5 на адресную шину 50 БП 42.

Единичный сигнал с выхода элемента 24 задержки поступает на второй вход . элемента И 23 и с приходом на первый вход разрешающего сигнала с выхода генератора 25 единичньп сигнал с выхода элемента И 23 поступает на счетный вход счетчика 22, увеличивая

его содержимое на единицу. После призапускает на выполнение программу вычисления первой фазовой переменной. Единичный сигнал с выхода три1— гера 18 поступает на нълевой вход триггера 27, сбрасывая его в состояние "0". Кроме того, сигнал с выхо— да триггера 18 поступает на первые входы элементов И 54 и 55. Нулевой сигнал с выхода триггера 27, поступая на второй вход элемента И 19, устанавливает на pl о выходе с г ал нулевого уровня. Единичный сигнал, поступая на первый вход элемента ИЛИ

67, проходит на счетный г ход счетчика

69 и вход установки в единицу тригieра 56. Код единицы поступает со счетчика 69 на первый вхоц элемента 64 сравнения и н» вход дешифратора 61.

На первом выходе из группы выходов

11 11 дешифратора появляется сигнал 1 а на нулевом выходе из группы выходов — сигнал 0". Ооответствуюший

13488 ема нового адреса АЦП 39 переходит к преобразованию сигналов, поступающих из ABM 44. При этом на информационном выходе и выходе Конец пре11

5 образования вырабатываются сигналы нулевого уровня. Таким образом, обеспечивается цикличность работы ЛЦП 39.

Наращивание счетчика 22 будет происходить до тех пор, пока его содержимое станет равным содержимому регистра 10. В этом случае элемент 16 сравнения вырабатывает сигнал, который поступает на единичный вход триггера

18 и второй вход элемента ИЛИ 17, с выхода которого единичный сигнал поступает на установочный вход счетчика

22, устанавливая его в начальное состояние, Единичный сигнал »а единичном входе триггера 18 взводит его в состояние "1", и единичный сигнал с

его вьгхода поступает на первый вход элемента И 19, на второй вход которого поступает единичный сигнал с выхода триггера 27. Единичный сигнал с выхода элемента И 19 поступает на второй вход элемента ИЛИ 13, первый вход элемента ИЛИ 38 и первые входы элементов ИЛИ 29 и 67. С выходов элементов ИЛИ 13 и 38 единичный сигнал поступает на установочные входь счетчиков 12 и 37, устанавливая их в начальное состояние. Единичный сигнал с выхода элемента ИЛИ 29 подается на шину 49 "Прерывание" IIBM 43, при

35 этом ЦВМ 43 передает управление программе прерываний обработки, которая

44

6 ключ 59 закрывается, .а первый из остальных К ключей 59 открывается, и опорное напряжение через цепь: первый из К-х ключей 59, потенциометров

89 и резисторов 88, поступает на вход операционного усилителя 85, работающего в режиме суммирования. По единичному сигналу с выхода триггера 18, поступающему на первые входы элементов И 54 и 55, сигнал "1" поступает на управляющие входы ключей 54 и 58 и открывает их. Опорное напряжение через потенциометры 75 и 79 поступает на вход операционных усилителей

76 и 80, работающих в режиме интегрирования. Напряжение на выходах интеграторов 70 и 71 начинает увеличиваться, и когда напряжение на интеграторе 71 станет равным напряжению на сумматоре 87,сработает компаратор 63. При этом íà его выходе поя«ится сигнал "0". Ключ 78 разомкнется и разрядит конденсатор 81, что приведет к появлению на выходе интегратора 71 сигнала "О". На выходе компаратора 63 появится сигнал "1".

Оигнал "0" через элемент НЕ 66 поступит на второй вход элемента ИЛИ 68, с вьгхода которого сигнал "1" поступит на второй вход элемента ИЛИ 67 и второй вход элемента ИЛИ 29, с выхода которого единичный сигнал поступит на шину 49 "Прерывание" ЦВМ 43.При этом

ЦВМ 43 передает управление программе прерывания, которая запустит на выполнение программу вычисления второй фаэовой переменной. Единичный сигнал с выхода элемента ИЛИ 67 поступит на с- етныи вход счетчика 69 и на его выходе по,вится код, увеличенный на ециницу. la вход сумматора 87 теперь поцаетсл опорное напряжение, на которос поступает через цепь: второй из К-х ключей 59, потенциометров 89 и; езисторов 88. Процесс выработки сп,.налов прерывания, длительность ж жду которыми определяется коэффиL пиен-.ами передачи — „ выставленТ .) ными на потенциометрах 89, и ?., выс тавленными на потенциометре 75, повторится, однако интегратор ?1 будет интегрировать каждый раз до такого по величине напряжения, которое подается в данный момент на вход сумматора 87 через следующий из К-х ключей

59, потенциометров 89 и резисторов

88, Когда будет выбран ключ, номер

1348844

35 которого совпадает с номером, набранным на входе регистра 68, и двоичный код которого поступает на второй вход элемента 64 сравнения, на выходе его появится единичный сигнал, который установит в "0" счетчик 69 и триггер

56. Дешифратор 61 по своему нулевому выходу опять включит соответствующий ключ 59, а триггер 56 10 мент И 55. Интегратор 71 переведется в исходное положение. Одновременно с этим напряжение на выходе интегратора 70 будет продолжать увеличиваться, пока не сравняется с напряжением на выходе сумматора 84. В этот момент сработает компаратор 62, на его выходе появится сигнал 0", который разомкнет ключ 74 и через элемент И 54 ключ 57. Конденсатор 77 разрядится, что приведет к появлению на выходе интегратора 70 сигнала

"0". На выходе компаратора 62 появится сигнал " 1". Импульс логического

"0" поступает на вход элемента НЕ 65, 25 с выхода которого сигнал "1" через элементы ИЛИ 68 и 67 поступит на счетный вход счетчика 69. Процесс повторится сначала.

Диаграммы напряжений, поясняющие работу блока временного управления, представлены на фиг. 3.

С выхода элемента ИЛИ 68 единичные сигналы поступают на второй вход элемента ИЛИ 29, вызывая тем самым программы вычисления фазовых переменных. После выполнения программы вычисления К-й фазовой переменной программа обработки прерываний запустит на выполнение фоновые задачи, 40 выполнение которых будет продолжаться до завершения времени цикла L.

После завершения цикла программа обработки прерываний снова запустит на выполнение первую программу. Каждый раз при запуске первой программы производится обмен информацией между

ЦВМ 43 и БП 42, При этом на адресной щине 45 ЦВМ 43 появляется первый адрес ВП 42, по которому на первом выходе дешифратора 3 вырабатывается единичный сигнал, поступающий на управляющий вход шинного формирователя 7, разрешая поступление начального адреса обмена с выхода счетчика

12 на шину 50 адреса БП 42. Единичный сигнал с первого выхода дешифратора 3 поступает на второй вход элемента И 2, на первый вход которого поступает сиг нал с шины 48 "Чтение"

ЦВМ 43. Единичный сигнал с выхода элемента И 2 поступает на первый вход элемента ИЛИ 30, с выхода которого на шину 53 "Чтение" Б|1 42 поступает единичный сигнал. Считанная из БП 42 информация с шины 51 данных поступает на первый информационный вход шинного формирователя 1 (на управляющий вход которого поступает единичный сигнал с выхода элемента И 2) и с выхода шинного формирователя 1 поступает на шину 46 данных ЦВМ 43. При обработке поступившей информации 1IBM 43 снимает с адресной шины 45 адрес БП 42 и на первом выходе дешифратора 3 появляется сигнал нулевого уровня, поступающий на вход элемента HE 14, с выхода которого единичный сигнал поступает на счетный вход счетчика 12, наращивая его содержимое на единицу. При появлении на адресной шине 45 ЦВМ 43 первого адреса БП 42 цикл чтения повторяется. После чтения К-й ячейки БП

42 на шине 47 "Запись" ЦВМ 43 появляется единичный сигнал и ЦВМ 43 переходит к записи результатов решения задачи, причем на каждом цикле записи в БП 42 вводятся все переменные до последней прочитаннсй. Это означает, что если к i-му циклу записи просчитаны у, у, у, у, то в БП

42 будут записаны, начиная с адреса К+1, переменные у,, у, у, у з о у, у, у, из них у, у, у имеют б 7 2 6 старые значения (в первом цикле записи все переменные равны начальным условиям). Единичный сигнал с шины

47 "Запись" ЦВМ 43 поступает на первый вход элемента И 8, на второй вход которого поступает единичный сигнал с первого выхода дешифратора 3 ° Единичный сигнал с выхода элемента И 8 поступает на управляющий вход шинного формирователя 4, разрешая прохождение информации с шины 46 данных

ЦВМ 43 на шину 51 данных БП 42 и на второй вход элемента ИЛИ 9, с выхода которого единичный сигнал поступает на шину 52 "Запись" БП 42. Информация на шине 51 данных записывается в БП 42 по адресу, выставленному на адресной шине 50. После записи посдедней просчитанной переменной ЦВМ

43 выставляет на адресную шину 45 второй адрес БП 42, по которому на втором выходе дешифратора 3 выраба1348844

l0 задержки, пс ст; пяя н;1 с !г тный и>:од счетчика 37, увел«лп«лает его «одержимое ня единицу. (, приходом е,(ин;!чного сигня.ta o вь! .;«я .)лемен гя И 1 повторится;!1«к)! t;I«imp«)I!f10)tot Ot«)t o llpe0 б р л з о в л и и я . К,) l, ., l 0, ; i. p)«, и и л е c i«e T

55 тывается единичный сигнал, поступление которого на первый вход элемента ИЛИ 13 вызовет появление единичного сигнала на установочном входе счетчика 12, устанавливая его ь начальное состояние. После злeåðøåíèÿ обмена ЦВ1"1 43 переходит к лбплботке первой программы, в это время с HII

42 может работать АЦП 39. Если ЛЦП Ip

39 не готов к обмену, с HII 42 может работать ЦЛП 40, в этом случае с выхода "Конец преобразования" ЛЦП 39 сигнал нулевого уровня поступает на первый вход элем! нтя И 20, 1«улевой 15 сигнал с ег0 Bbt),)дя постуtleeT нл гхлд элемента HF. 15, ед«««!1«чн«,!«1 сигнал с выхода которого поступает нл второй вход элемента И 21, нл первый нход поступает единичшп! сигна:I с выходя 20 элемента HF. 14 и с приходом ня третий вход разрешлк)щеl о сигнала с выхода элемента И 28 ед!и«ичш !й сигнал с выходя элементл И 21 поступает нл уll равляющие входы шинных формировлтелей 31 и 33, второй вход элемента

ИЛИ 30, вход элемента 32 задержки и одновременно единичный сигltcIJI с Bbl хода элемента 21 запускает н(1 работу

ЦЛП 40. На «альных адрес цифр .;:налого†8p ного преобрлэователя с вы: о I,lt счетчика 37 поступает на второй вхо,«, сумматора 34, ня первый вхо;! которого п()ступает конечнь!и лдр(с BI!;t члг,— цифровлго преобразования. С ш!хода сумматорл 34 начальный адрес обм(ня поступает нл информационный ))ход шинног««.) формирователя 33 и с приходом eJTHHH

40, на адресный вxO;1 которого !«оступает адрес цифрл;11!яллгоно« A преобря— зователя с выход,« счетчика ;7. Единичный сигнал с ных!)ла .)лементл 32 чика 37 будет равно содержимому ре«истра 35, единичный сигнал с выходя элемента 36 сравнения поступит на второй вход элемента ИЛИ 38, Единичш.ш си« нял с выхода элемента ИЛИ 38 поступит на устяновс)чный вход счетчикя 37 и установит егл в начальное состояние

Ф о р м у л а и з о б р е т е н и я

Устройство для обмена информацией между цифровой и аналоговой вычислительными млшинлми, содержащее блок памяти, цифроаналоговый преобразователь, аналого-цифровой преобразователь, комбинационный сумматор, генератор тактовых импульсов, дешифратор, семь шинных формирователей, три счетчика, два триггера, два регистра, два лементл сравнения, три элемента задержки, восемь элементов И, шесть .).«ементов И«IИ, два элемента НЕ, причем информационные входы первого и второго pelt«стров являются первыми и вторыми входами задания конечного адреса устройства соответственно, вход пернс!о элемента задержки соединен с первым входом первого элемента ИЛИ, с ttyr«евым входом первого триг!ера, с единичным входом второгл триггера и является входом устрлйства для подключения к входу за1!ускл анало«ивой вы:ислительной машины, информлцилн««ый Bblход первого !

1!!«н»oãо «1)ормирлB ITеля и информационll!,й вход второ«л шинного формирователя являются входом и выходом устройства д-«я подключения к информационной и!«не ц««фрово««вычислительной машины, информационный вход дешифратора ян:«яется входом устройства для подключсния к адресной шине цифровой вычислительной машины, первые входы

rtppBoI 0 и BTopOг0 элементов И являются входами устройства для подключения к шине запи и и шине чтения цифровой вычис-гительной машины соответственно„ выход второго элемента

ИЛ11 является «ыходом устройства для подключения к шине прерывания цифровой вычислительной машины, информа— п««01!ны«! вход аналого-цифрового греобразовлтеля и информационный выход цифролнало« ot«()1 преобразователя являются входом и выходом устройства для подключения к информационным выходу H входу аналоговой вычисли12

1348844

20

30

35 тельной машины соответственно, при этом информационные выходы третьего, четвертого и пятого шинных формирователей соединены с адресным входом блока памяти, информационный входвыход которого соединен с информационными входами первого, шестого шинных формирователей и информационными выходами второго, седьмого шинных формирователей, первый выход дешифратора соединен с вторым входом второго элемента И, управляющим входом четвертого шинного формирователя, входом первого элемента НЕ и вторым входом первого элемента И, выход которого соединен с управляющим входом второго шинного формирователя и с первым входом третьего элемента ИЛИ, выход которого соединен с входом записи блока памяти, вход чтения которого соединен с выходом четвертого элемента ИЛИ, первый вход которого

1 соединен с управляющим входом первого шинного формирователя и с выходом второго элемента И, второй выход дешифратора соединен с первым входом пятого элемента ИЛИ, выход которого соединен с установочным входом первого счетчика, выход которого соединен с информационным входом четвертого шинного формирователя, выход генератора тактовых импульсов соединен с первыми входами третьего, четвертого и пятого элементов И, выход третьего элемента И соединен с адресным входом аналого-цифрового преобразователя, с первым входом первого элемента сравнения и с информационным входом третьего шинного формирователя, управляю- 4О щий вход которого соединен с выходом пятого элемента И и с управляющим входом седьмого шинного формирователя, информационный вход которого соединен с информационным выходом анало- 45 го-цифрового преобразователя, вход запуска которого соединен с выходом первого элемента задержки, выход Конец преобразования" аналого-цифрового преобразователя соединен с первым входом шестого элемента И и с входом второго элемента задержки, выход которого соединен с вторым входом третьего элемента И, выход которого соединен со счетным входом второго счетчика, установочный вход которо,го соединен с выходом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента сравнения и с единичным входом r,ервого триггера, выход которого соединен с первым входом седьмого элемента И, с вторым входом четвертого элемента И и с нулевым входом второго триггера, выход которого соединен с вторым входом седьмого элемента И, выход которого соединен с вторым входом пятого элемента ИЛИ, с первым входом второго элемента ИЛИ и с первым входом шестого элемента ИЛИ, выход которого соединен с установочным входом третьего счетчика, счетный вход которого соединен с выходом третьего элемента задержки, вход которого соединен с вторым входом четвертого элемента ИЛИ, с выходом восьмого элемента И, входом запуска цифроаналогового преобразователя, управляющим входом шестого шинного формирователя, управляющим входом пятого шинного формирователя, информационный вход которого соединен с выходом комбинационного сумматора, первый вход которого соединен с вторым входом первого элемента сравнения и с выхо- . дом первого регистра, выход первого элемента НЕ соединен со счетным входом первого счетчика, третьим входом третьего элемента И, первым входом восьмого элемента И и с вторым входом шестого элемента И, выход которого соединен с вторым входом пятого элемента И, вторым входом третьего элемента ИЛИ и с входом второго элемента НЕ, выход которого соединен с вторым входом восьмого элемента И, третий вход которого соединен с выходом четвертого элемента И, выход шестого шинного формирователя соединен с информационным входом цифроаналогового преобразователя, адресный вход которого соединен с вторым входом комбинационного сумматора, с выходом третьего счетчика и с первым входом второго элемента сравнения, второй вход и выход которого соединены соответственно с выходом второго регистра и с вторым входом шестого элемента ИЛИ, о т л и ч а ю щ е ес я тем, что, с целью повышения точности вычислений за счет расширения диапазона задания временных сигналов и обеспечения непрерывного изменения времен запуска программ цифровой части в процессе решения, в него введен блок временного управления, причем информационный вход регистра бл

1348844

14 временного управления является входом задания числа вычисляемых фазовых пере: внных устройства, при этом выход пер; ого триггера соединен с разрешающим входом блока временного управления, выход седьмого элемента И соединен со счетным входом блока временного управления, выход блока временного ув; авления соединен с вторым входом огого элемента ИЛИ, причем блок вр.м «н го управления содержит два интеI ратора, два сумматора, два компаратора, регистр, элемент сравнения, дел п<1 ратор, счетчик, два элемента

%111,,™га элемента И, два элемента 11Е, тр. г р, два ключа, группу ключей, :.р" том первый вход первого элемента Tf оединен с первым входом второго элемента И и является разрешающим в:.,ом блока временного управления,,ыi.вьй вход первого элемента ИЛИ являетсч счетным входом блока временно управления, выход второго .шлеме: та ИЛИ соединен с вторым вхогом первого элемента ИЛИ и является ж :.одом блока временного управления, пр i этом в блоке временного управления выходы первого интегратора и пер., го сумматора соединены соответст .н "з с первым и вторым входами первого компаратора, выход которого соединен с вторым входом первого элемента И, с управляющим входом первого интегратора и с входом первого элемента НЕ, выход которого соединен с первым входом второго элемента ИЛИ, 5

35 второй вход которого соединен с выходом второго элемента НЕ, вход ко" торого соединен с вторым входом второго элемента И, управляющим входом второго интегратора и с выходом второго компаратора, первый и второй входы которого соединены соответственно с выходами второго интегратора и второго сумматора, выходы первого и второго элементов И соединены соответственно с управляющими входами первого и второго ключей, управляющие входы ключей группы соединены с группой выходов дешифратора, информационный вход которого соединен с первым входом элемента сравнения и с выходом счетчика, счетный вход которого соединен с выходом первого элемента ИЛИ и с единичным входом триггера, нулевой вход которого соединен с установочным входом счетчика и с выходом элемента сравнения, второй вход которого соединен с выходом регистра, выход триггера соединен с третьим входом второго элемента И, выходы первого и второго ключей соединены с информационными входами соответственно первого и второго интеграторов, выходы ключей групп соединены с группой информационных входов второго сумматора, информационные входы первого, второго ключей, к,пючей r руппы и первого сумматора подключены к шине единичного потен циала ус тройства.

1348844

„ )yeti

1348844

К, >," ректор А. Обручар воа б /, у, к; kill()i () j, ;кi i i. i ч ЕL.(. I

Р :дакто) Е.Копча

Зака 4803/49

ВНИИПИ по де.

113033i

17 .:эводственнл", 0оставитеп 0. Ile< "i иал

Еехpе!i A. Кi авчуl

Ужгород, ул. !1роектная, 4