Устройство для обработки данных

 

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации от различных источников в режиме реального времени . Цель изобретения - повышение производительности при обработке случайных потоков данных за счет сокращения объема вводимых в ЭВМ данных . .Устройство содержит четыре блока формирования адреса, четыре блока памяти данных, блок синхронизации , блок управления последовательностью микрокоманд, блок памяти микропрограмм , два регистра операнда, арифметико-логический блок, блок умножения , два регистра результата, три мультиплексора, блок формирования команд, два блока сопряжения. Устройство позволяет осуществить асинхронный прием данных от источников , обработку их и вьщачу в ЭВМ. 2 3.п. ф-лы, 11 ил. i (Л оо ел ю 4 СО 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5р 4 G 06 F 15/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV CBMQETEJlbCTB Y

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3791177/24-24 (22) 15.09.84 (46) 15.11.87. Бюл. У 42 (72) С.Б.Макаров, В.Н.Чуркин, В.Б.Жмыхов и Г.M.Òêà÷åâ (53) 681.325(088.8) (56) Авторское свидетельство СССР

11 574720, кл. G 06 F 15/00, 1977.

Авторское свидетельство СССР

11 739540, кл. G 06 F 15/00, 1980.

Schlob Jurgen, Muller Herbert.

Schneller vectorprozessor zum Anschlub an 16-bit — microcomputer.

Elektronik, 1982, ч.31, У 21, S.

100-104. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ДАННЫХ (57) Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой

ÄÄSUÄÄ 1352498 А1 обработки информации от различных источников в режиме реального времени. Цель изобретения — повышение производительности при обработке случайных потоков данных sa счет сокращения объема вводимых в 3ВМ данных..Устройство содержит четыре блока формирования адреса, четыре блока памяти данных, блок синхронизации, блок управления последовательностью микрокоманд, блок памяти микропрограмм, два регистра операнда, арифметико-логический блок, блок ум- ножения, два регистра результата, три мультиплексора, блок формирования команд, два блока сопряжения.

Устройство позволяет осуществить асинхронный прием данных от источников, обработку их и выдачу в 3ВМ.

2 з.п. ф-лы, 11 ил.

1352498

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации от раз() личных источников в режиме реального времени.

Целью изобретения является повышение производительности при обработке случайных потоков данных за счет сокращения объема вводимых в ЭВМ данных, организации поточной обработки и согласования разноскоростных магистралей.

На фиг.1 представлена структурная !В схема устройства; на фиг.2 — схема блока формирования команд; на фиг.3-второй блок сопряжения; на фиг.4 первый блок сопряжения; на фиг.5— блок синхронизации; на фиг.6 — блок 20 памяти данных; на фиг.7 — блок формирования адреса; на фиг.8 — блок управления последовательностью микрокоманд; на фиг.9-11 — таблицы, поясняющие работу блока управления по- 2б следовательностью микрокоманд. .Устройство для обработки данных содержит (фиг.i) первый, второй,третий и четвертый блоки 1-4 формирования адреса, первый, второй, третий и четвертый блоки 5-8 памяти данных, блок 9 синхронизации, блок 10 уп. равления последовательностью микрокоманд, блок 11 памяти микропрограмм, первый и второй регистры 12 и 13 операнда, арифметико-логический блок

14, блок 15 умножения, первый и второй регистры 16 и .17 результата,первый, второй и третий мультиплексоры 18-20, блок 21 формирования ко- 4О манд, первый и второй блоки 22 и 23 сопряжения. Кроме того, устройство имеет информационный вход-выход 24, информационный вход 25, адресный вход-выход 26, первый и второй входы-выходы 27 и 28 операции ввода-вывода.

Блок 21 формирования команд (фиг.2) содержит и основных регистров 29.1

29.п команд,,и дополнительных регистров 30.1-30.п команд, (n — 1) мультиплексоров 31.1-31.(n — 1) команд, элемент 32 сравнения,.первыйю второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый элементы И

33-43, элемент ИЛИ-НЕ 44, первый, второй, третий и четвертый элементы

ИЛИ 45-48, первый и второй элементы

49 и 50 задержки, первую и вторую группы элементов И 51 и 52, дешифратор 53 длины массива команд, дешифратор 54 источника, входной мультиплексор 55, регистр 56 длины массива команд, триггер 57 и счетчик 58.

Кроме того, блок 21 имеет вход 59 сброса, вход 60 разрешения, вход 61 режима приема команд, вход 62 разрешения приема команд, вход 63 блокировки переключения, первый и второй входы 64 и 65 признаков переполнения, вход 66 блокировки приема команд, первый, второй, третий и четвертый синхровходы 67-70, первый и второй информационные выходы 71 и

72, первую, вторую и третью группы информационных выходов 73-75.

Второй блок 23 сопряжения (фиг.3) содержит первый, второй, третий и четвертый элементы И 76-79, первый и .второй элементы ИЛИ 80 и 81, первый и второй элементы ИЛИ-НЕ 82 и

83, группу элементов И 84. 1-84.ш, триггер 85. Кроме того, данный блок имеет первый и второй входы 86 и 87 условий переключения, первый выход

88 признака переключения, первый и второй выходы 89 и 90 признаков режимов, первый и второй входы 91 и

92 запрета приема данных при переполнении, выход 93 запрета приема данных при записи, выход 94 признака сопровождения.

Первый блок 22 сопряжения (фиг.4) содержит регистр 95 длины массива данных, регистр 96 адреса, первый, второй, третий, четвертый .и пятый элементы 97-101 задержки, триггер

102 режима, триггер 103 блокировки, триггер 104 разрешения приема команд, первую, вторую и третью группы элементов И 105-107, первый, второй, третий, четвертый, пятый и шестой элементы И 108-113, два элемента

ИЛИ 114-115, первый и второй элементы 116 и 117 сравнения, счетчик 118 адреса, счетчик 119 массива, первый . и второй элементы HE 120 и 121, счетчик 122 управляющей информации, дешифратор 123. Кроме того, блок 22 имеет входные линии "разрешения обмена" 124, "синхронизации" 125, "записи" 126, "обращения" 127, и выходные линии "запроса обмена" 128, "записи"

129 и "обращения" 130, первый, второй и третий управляющие входы 131

133, первый, второй, третий, чет1352498 вертый, пятый, шестой, седьмой,восьмой и девятый управляющие выходы

134-142.

Блок 9 синхронизации (фиг.5) содержит первый и второй генераторы 143 и 144 импульсов, первый и второй триггеры 145 и 146, элемент HE 147, элемент И 148 и имеет выход 149 (пятый по порядку).

Блок 5 (6-8) памяти данных (фиг,6) содержит группу элементов И 150, запоминающий модуль 151 и имеет адресный вход 152, вход 153 записи, первый, второй и третий входы 154-156 разрешения обращения.

Блок 1 (2-4) формирования адреса (фиг.7) содержит первый, второй, третий и четвертый элементы И 157-160, первый и второй элементы ИЛИ 161 и

162, первый и второй элементы 163 и

164 задержки, реверсивный счетчик

165, триггер 166, счетчик 167 адреса и дешифратор 168.

Блок 10 управления последователь- 25 ностью микрокоманд (фиг.8) содержит первый, второй, третий, четвертый и пятый элементы И 169-173, триггеры

174-176, элемент ИЛИ 177, схему 178 определения следующего адреса, ре- З0 гистр 179 адреса и имеет вход 180 операции, вход-выход 181 признаков и адресный выход 182.

Устройс во работает следующим образом.

В начале рабочего цикла осуществляют прием управляющей информации от ЭВМ в блоки 21 и 22 (фиг.1). Это осуществляется следующим образом.Для записи каждого слова массива управ- 40 ляющей информации ЭВМ обращается по адресу, присвоенному устройству и хранящемуся в блоке 22. Для этого ЭВМ устанавливает код адреса на адресной магистрали, которая является адресным 4> входом-выходом 26 устройства. При совпадении кодов адреса, сформированного ЭВМ и хранящегося в устройстве, работа блоков 1-4, 21 и 23 блокируется, а блок 22 подготавливается к приему управляющей информации. При этом на выходы признака блокировки приема команд и разрешения приема команд поступают сигналы, которые передаются на вход 66 блокировки приема команд и вход 62 разрешения приема команд блока 21 (фиг.2), Сигнал входа 66 блокировки приема команд, поступая на четвертый вход элемента

44, приводит к снятию. сигнала на выходе элемента И 36, которьпЪ, в свою очередь, блокирует работу схемы управления продвижением команд, включающую элементы И 37-40. Кроме того, снятие сигнала на выходе элемента И 36 приводит к блокировке прохождения сигнала через элемент И 43 на второй информационный выход 72 блока 21. Отсутствие сигнала на выходе 72 запрещает работу блоков 9 и 10 (фиг.1). Сигнал с входа 62 разрешения приема команд блока 21 (фиг.2) подготавливает к работе схему управления продвижением команд, включающую элементы И 34 и 35.

Первым и вторым словом массива команд являются указатель длины массива данных, выдаваемого в ЭВМ, и адрес начала размещения данных в памяти ЭВМ. Эти слова принимаются и хранятся в блоке 22.

При приходе третьего слова массива управляющей информации в блоке

22 на выходе признака записи длины массива команд появляется сигнал, который поступает на вход 60 разрешекия записи блока 21 (фиг ° 2). С этого входа сигнал поступает через элемент ИЛИ 47 на вход установки в нулевое состояние счетчика 58, подготавливая блок 21 к приему массива команд. Одновременно с этим третье слово массива управляющей информации, состоящее из указателя длины массива команд и указателя источника данных, принимается в регистр 56 длины масссива команд. С выхода регистра 56 указатель длины массива команд поступает через дешифратор

53 на управляющие входы мультиплексоров 31.1-31.(п-1). При этом только на управляющий вход одного из мультиплексоров подается единичный сигнал, соответствующий приему команд через второй информационный вход, а на управляющие входы остальных мультиплексоров поступает нулевой сигнал, соответствующий приему команд через первый информационый вход. Таким образом, создаются условия для циклического перемещения команд в таком количестве регистров

29 и 30, какое показывает принятый указатель длины массива команд.

Код указателя источника с выходов регистра 56 поступает через дешиф1352498

35 ратор 54 йсточника на третью группу информационных выходов 75 блока 21.

При приеме четвертого слова массива управляющей информации, которым является первое слово массива команд, на выходе признака записи мас« сива команд блока 22 (фиг.1) появляется сигнал, поступающий на вход запрета приема данных при записи команд второго блока 23 сопряжения, вход режима приема команд блока 21 формирования команд, входы начальной установки блоков 1-4 формирования адреса. Сигнал с входа 61 запрета приема данных при записи команд блока, 23 (фиг.3) поступает на третий вход элемента ИЛИ-НЕ 83. В результате на выходе этого элемента снимается сигнал, что блокирует работу схемы 20 . управления приемом данных от источников, включающую группу элементов

И 84 и элемент ИЛИ-НЕ 82.

Сигнал, поступающий на входы начальной установки блоков 1-4 форми- 25 рования адреса (фиг. 1), приводит к установке в этих блоках начальных адресов приема данных и начальной установке схем подсчета принятых выданных массивов данных. Таким об- 30 разом, блоки 1-4 и 23 устанавливаются в исходное состояние только при наличии массива команд в принимаемых от ЭВМ массивов управляющей информации. Сигнал, поступающий на вход 61 режима приема команд блока

21 (фиг.2) подается на управляющий

)вход мультиплексора 55, разрешая прохождение слов массива команд с информационного входа 24 через второй информационный вход мультиплексора

55 на вторые информационные входы мультиплексоров 31.1-31. (n-1) и на вторые входы группы элементов И 51.При этом o>IKo на одном из мультиплексоров 45

31.К разрешено прохождение команд с второго информационного входа на информационный вход дополнительного регистра 30 команд, где К вЂ” длина принимаемого массива в словах. 50

Одновременно сигнал с входа режи ма приема команд поступает на первые входы элементов И 34 и 35, которые уже подготовлены к работе, При .этом на информационных линиях вхо- 55 да 24 уже есть код первого слова команды, есть и сигнал на входе 62 разрешения приема команд. Поэтому сигнал с выхода элемента И 35, пройдя через элемент ИЛИ 45, поступает на входы управления записью дополнительных регистров 30.1-30.п команд. В эти регистры и принимается информация с выходов соответствующих мультиплексоров 31. Таким образом, первое слово массива команд оказывается принятым .в дополнительный регистр 30.К команд. Следует отметить, что к моменту появления первого слова массива команд на входе 24, сигнал с входа 60 управления записью снимается и поэтому прием информации на регистр 56 запрещен, а счетчик 58 подготовлен к подсчету числа принятых команд. После того, как с входа

24 снят код первого командного слова, снимается и сигнал с входа 62 разрешения приема команд. В результате снимается сигнал с выхода элемента И 35 и появляется сигнал на выходе элемента И 34, который пройдя через элемент ИЛИ 46 поступает на вход управления записью основных регистров 29.1-29.п команд, разрешая прием первой принятой ко манды из регистра ЗО.К в регистр

29.К, и поступает на счетный вход счетчика 58, увеличивая его содержимое на "единицу".

При появлении на входе 24 кода второй команды вновь появляется сигнал на входе 62 разрешения приема команд, который проходя через элемент И 35 и элемент ИЛИ 45, разрешает прием кода второй команды, проходящего через мультиплексор 55, мультиплексор 31.К, в дополнительный регистр ЗО.К команд. Одновременно код первой команды из основного регистра 29.(К-1) команд через мультиплексор 31.(К-1), где К > 1, переписывается в регистр 30.(К-1).

После того как снимается код второй команды на линиях информационного входа 24, снимается и сигнал на входе 62 разрешения приема команд, в результате чего на выходе элемента И 34 вновь .появляется сигнал, проходящий через элемент ИЛИ 46 и разрешающий перепись команд с регистров 30 в соответствующие регистры 29, а также увеличивающий состояние счетчика 58 на "единицу".

Если массив команд содержит более двух слов, то остальные прини-маются аналогично описанному приему и продвижению в регистрах 29 и 30.

1352498

После окончания приема последнего слова массива команд первая команда

1 оказывается записанной в первом основном регистре вторая — во втором и

5 т.д.до К-го.

В счетчике 58 оказывается записанным число К,.которое сравниваясь с числом К, записанным в указателе длины массива команд на элементе 32, 1р обеспечивает появление сигнала на первом входе элемента И 33, который уже подготовлен к срабатыванию сигналом на входе режима приема команды, поступающим на второй вход элемен- 15 та И 33. Сигнал с выхода элемента

И 33, проходя через элемент 49 за-. держки и элемент ИЛИ 47, устанавливает в нулевое состояние счетчик 58.

Одновременно с этим сигнал с выхода 2д элемента 32 поступает на первый информационный выход 71, откуда подается на входы разрешения переключения первого и второго блоков 22 и

23 сопряжения, входы разрешения вы- 25 читания адреса массива блоков 1 и 2 формирования адреса и входы разрешения приращения адреса массива блоков 3 и 4 формирования адреса (фиг. 1) .

В результате этого в блоке 22 снима- Зп ются сигналы на выходах признака блокировки приема команд и признака приема массива команд. Снятие сигнала с выхода признака приема массива команд разблокирует работу блоков 1-4, 21 и 23. При этом в блоке

23 (фиг.3) снимается сигнал с входа запрета приема данных при приеме команд, появляется сигнал на выходе элемента ИЛИ-НЕ 83, разрешающий рабо- 40 ту схемы управления приемом данных от источников, включающую группу элементов И 84.1-84.m и элемент

ИЛИ-НЕ 82. В блоке 21 (фиг.2) снимается сигнал с входа 61 режима при- 45 ема команд. В результате этого разрешается прохождение команд через первый информационный вход мультиплексора 55 и блокируется работа схем, включающих элементы И 33-35, Снятие сигнала с выхода признака блокировки приема команд блока 22 (фиг.1) приводит к снятию сигнала на входе 66 блокировки приема команд блока 21 (фиг,2). В результате снимается сигнал с входа 66 блокировки приема команд блока 21 (фиг.2) и снимается сигнал с четвертого входа элемента ИЛИ-НЕ 44. Но на выходе этоro элемента сигнал не появляется по следующим причинам, так как в блоках 1 и 2 (фиг.1) отсутствуют массивы данных, на их вторых выходах устанавливаются сигналы, поступающие на входы 86 и 87 условия переключения блока 23 (фиг.З). Наличие сигналов на этих входах подготавливает к срабатыванию элементы И 76 и 77.

На выходе одного из этих элементов обязательно формируется сигнал, так как триггер 85 может находиться только в одном из двух состояний, В результате на выходе элемента ИЛИ 80 постоянно присутствует сигнал, поступающий на вход 63 второго признака переключения блока 23. Этот сигнал, поступая через вход 63 блокировки переключения блока 21 (фиг.2) на первый вход элемента ИЛИ-НЕ 44, препятствует появлению на его выходе сигнала, разрешающего работу схемы управления продвижением команд, включающей элементы И 37-40.

Прием массивов данных от источников осуществляется под управлением блоков 1, 2 и 23 в один из блоков 5 или 6 (фиг.1). Это осуществляется следующим образом. Источник, подготовивший данные к выдаче, выставляет сигнал на соответствующей линии входа-выхода 28 операции вводавывода устройства. Этот сигнал поступает через одну из входных линий входа-выхода блока 23 (фиг.3) на третий вход одного из элементов группы И 84. Если на первый вход этого же элемента поступает гигнал по одной из линий входа 75 указателя источника, то на его выходе появляется сигнал, поступающий на один из входов элемента ИЛИ-НЕ 82 и на соответствующую источнику данных выходную линию входа-выхода 28 блока 23 и далее — к источнику через линии второго входа-выхода операции ввода-вывода устройства. Этот сигнал является разрешающим для выдачи массива данных.

Данные от источника поступают пословно через информационный вход

25 устройства (фиг.1) на информационные входы блоков 5 и 6. При этом каждое слово сопровождается синхронизирующим сигналом, поступающим по (m + 1)-й линии входа-выхода 28 операции ввода-вывода устройства.

Этот сигнал,:приходя на вход (m +

24 98

15

25

45

9 135

+ 1)-й линии входа-выхода блока 23 (фиг.3) поступает на выход 94 признака сопровождения блока.

Наличие сигнала на одном из входов элемента ИЛИ-НЕ 82 приводит к снятию сигнала на его выходе.При этом закрываются по третьему входу элементы И 78 и 79 и триггер 85 устанавливается в одно из состояний,например единичное. Тогда режим при-. ема данных устанавливается для блока 1 (фиг.1). Сигнал об установке этого режима поступает с выхода первого признака режима блока 23 на вход управления приемом блока 2 формирования адреса. Блок 2 под управлением сигналов, приходящих на вход признака адреса записи, формирует последовательность адресов и последовательность сигналов управления записью, выдаваемых в блок 6. В результате во второй блок памяти данных принимается массив данных от источника. При этом на втором выходе блока 2 снимается сигнал. По окончании приема массива данных источник снимает запрос и на выходе элемента

ИЛИ-НЕ 82 блока 23 (фиг.3) появляется сигнал. Таким обрзаом, создаются условия для переключения триггера

85. После его переключения для блока 2 (фиг.1) устанавливается режим выдачи данных, а для блока 1 — режим приема данных и следующий массив данных от источника будет приниматься в блок 1. После переключения режимов в блоке 23 снимается сигнал с выхода элемента ИЛИ 80 и следовательно снимается сигнал с выхода 63 второго признака переключения блока

23 (фиг.3). В результате снимается сигнал с входа блокировки переключения блока 21 (фиг.2), что приводит к появлению сигнала на выходе элемента ИЛИ-НЕ 44. Поэтому при очередном совпадении синхросигналов, поступающих с первого и третьего синхровходов, на выходе элемента И 41 появляется сигнал, открывающий через элемент ИЛИ 48 элемент И 36. Сигнал с выхода этого элемента, поступая на первые входы элементов И 37-40, разрешает работу данной схемы управле-ния продвижением команд в регистрах.

При этом открывается элемент И 43, сигнал с выхода которого поступает через второй информационный выход

72 блока 21 в блоки 9 и 10 (фиг.1).

При этом в блоке 9 запускается схема синхронизации выполнения .микропрограммы, в блоке 10 разрешается прием кода команды, поступающего с второй группы информационных выходов 74 блока 21 (фиг,2). Принятый в блок 10 (фиг,1) код команды преобразуется в адрес первой микрокоманды микропрограммы выполнения соответствующей операции и этот адрес поступает в блок 11, где осуществляется выборка первой микрокоманды. В поле микрокоманды вьщелены разряды для управления работой блоков 1-4, 9, 10, 12-20. При этом в блоках 1 и 2 эти разряды управляют формированием адресов и управляющих сигналов при выдаче данных на обраработку. В рассматриваемом примере режим выдачи данных установлен для блоков 2 и 6. При этом данные пословно поступают с информационного выхода блока 6 через один из мультиплексоров 18 или 19 в один из регистров 12 и 13 операндов и далее или в блок 14, или в блок 15. Вторым операндом в операции, выполняемой этими блоками, может являться следующее слово массива данных, хранящегося в блоке 6, результат выполнения одной из предыдущих операций, хранящийся в регистре 17, результат выполнения предыдущей операции, хранящийся в первом регистре результата, а также данные, хранящиеся в массиве команд и поступающие с первой группы информационных выходов 73 блока 21 (фиг.2).

Подготовка команд к выполнению при обработке всего принятого массива данных осуществляется следующим образом. Цикл выполнения команды фиксированный. Если в команде предусматривается использование константы, то последняя записывается в массиве команд непосредственно за той командой, в которой она используется. Для таких "длинных" команд после выполнения необходимо сделать два сдвига массива команд, чтобы следующая за данной команда оказалась в первом основном регистре 29.1 команд, откуда она выдается на исполнение. Если команда не предусматривает использование константы, то за это же время необходимо выполнить один сдвиг массива команд. Поэтому используются синхросигналы двух ча1352498

12 стот для управления циклическим продвижением команд. Прямые и инверсные последовательности синхросигналов, управляющие продвижением команд на ! одну позицию, поступают соответственно на первый и второй синхровходы 67 и 68, откуда подаются через элементы И 39 и 40, элементы ИЛИ 45 и 46 на входы управления записью регистров 29 и 30 команд, Прямые и инверсные последовательности синхросигналов, управляющие продвижением команд на две позиции, поступают соответственно на третий и . четвертый .синхровходы 69 и 70, от-. куда поступают для управления сдвигом через элементы И 37 и 38. При этом выбором синхросигналов требуемой частоты управляет разряд кода команды, поступающий через элемент

И 42.на вход установки в единичное состояние триггера 57. Сигнал с единичного выхода этого триггера разрешает продвижение команд на две позиции, а с нулевого — на одну позицию. Это осуществляется подачей на третьи входы соответствующей пары элементов И 37, 38 или 39, 40.

Кроме того, сигнал с выхода элемента 42 используется как разрешающий для выдачи на первую группу информационных выходов через группу элементов И 52 кода константы с выхода регистра 29.2 команд. Продвижение команд по регистрам 29 и 30 циклическое. Например, после окончания выполнения первой команды на ее место в регистр 29.1 записывается следующая команда,а первая команда переписывается в К-й регистр 29.К команд (или 29.(К-1), если команда

"длинная"), через мультиплексор 55, мультиплексор 31.К, регистр ЗО.К команд. После окончания обработки всего массива данных, записанного в блок 6 памяти данных (фиг.1), первая команда оказывается вновь в регистре 29.1 блока 21 (фиг.2). При этом на первом информационном выходе 71 появляется сигнал об окончании очередного цикла выполнения команд, формируемый на выходе элемента 32. Поскольку блок 2 (фиг.1) фиксирует освобождение блока 6 памяти данных, то вновь создаются условия для переключения режимов блоков 1 и 2 в блоке 23. При этом продвижение команд в блоке 21 приостанавли5

55 вается до появления в блоке 1 или

2 режима выдачи принятого массива данных.

Обработанные данные по мере необходимости под управлением соответствующего разряда микрокоманды, поступающего с второго выхода блока

11 на входы признака адреса записи блоков 3 и 4, записываются в один из блоков 7 или 8 памяти данных, а именно в тот из них, на вход управления приемом которого выдан сигнал из блока 22. Прием данных осуществляется в блоки 7 или 8 с выхода регистра 16 через информационный вход. По окончании цикла выполнения команд в блоке 22 создаются условия для переключения режимов работы блоков 3 и 4 и соответствующих им блоков 7 и 8. В результате тот блок 7 или 8, в котором хранится массив обработанных данных, оказывается в режиме выдачи данных. Управляет выдачей данных блок 22 через блок 3 или 4 формирования адреса. При этом данные пословно считываются по последовательным адресам в блоке 7 или

8 и поступают через информационный выход на информационный вход блока

22, в котором хранится адрес памяти ЭВМ для записи очередного слова выдаваемого массива обработанных данных. Этот адрес выставляется на адресный вход-выход 26 устройства.

На линиях входа-выхода 27 операции ввода-вывода устройства выставляются сформированные в блоке 22 необходимые для обращения управляющие сигналы. На линии информационного входа-выхода 24 устройства выставляется записываемое в память ЭВМ слово выдаваемого массива данных.

При переполнении одного из блоков 5-8 памяти данных соответствующий блок 1-4 формирования адреса формирует сигнал о переполнении, поступающий на первые входы данных блоков. Если переполнение произошло в одном из блоков 5 и 6 памяти, то запрещается прием данных от источников. При этом на один из входов

91 и 92 запрета приема данных при переполнении блока 23 (фиг.3) приходит сигнал, который, поступая на первый или второй входы элемента ИЛИ-НЕ 83, приводит к снятию сигнала на его выходе и запрету выдачи сигнала разрешения выдачи данных к

1352498

14 источникам через группу элементов

И 84. Если переполнение произошло в одном из блоков 7 или 8 памяти дан"ных, то блокируется выполнение команд. При этом на один из входов

64 или 65 признака переполнения блока 21 (фиг.2) приходит сигнал, который поступает на второй или третий входы элемента ИЛИ-НЕ 44 и при10 водит к снятию сигнала с его выхода. Поэтому снимается сигнал на выходе элемента И 36, что блокирует работу схемы управления продвижением команд, включающей элементы И 37-40.

После освобождения непереполненного смежного блока памяти данных осуществляется переключение режимов работы этих блоков и переполненный блок начинает работать на выдачу данных.

Работа всех приостановленных блоков возобновляется.

Таким образом, предлагаемое устройство осуществляет асинхронно прием данных от источников, обработ- 25 ку их и выдачу в ЭВМ. Синхронизация этих процессов производится только в моменты переключения режимов приема и выдачи блоков 5-8 памяти данных и соответствующих им блоков 1 -4 формирования адреса.

Формула и з обретения

1. Устройство для обработки.данных, содержащее четыре блока форми35 рования адреса, четыре блока памяти данных, первый блок сопряжения, блок управления последовательностью микрокоманд, блок памяти микропрограмм, два регистра операнда, арифметико-логический блок, блок умноженя и первый регистр результата, причем адресные выходы блоков формирования адреса с первого по четвертый соединены с адресными входами блоков памяти данных соответственно с первого по четвертый, адресный вход бло" ка памяти микропрограмм подключен к адресному выходу блока управления по- 50 следовательностью микрокоманд, выходы первого и второго регистров операнда соединены соответственно с первым и вторым информационными вхо= дами арифметико-логического блока,, о т л и ч а ю щ е е с я тем,что, с целью повышения производительности при обработке случайного потока данных, оно содержит второй блок сопряжения, три мультиплексора, Вто» рой регистр результата, блок синхронизации и блок формирования команд, первая, вторая и третья группы информационных выходов которого подключены соответственно к первым информационным входам первого и второго мультиплексоров, входу кода команды блока управления последовательностью микрокоманд, и входу указателя источника второго блока сопряжения,первый информационный выход блока формирования команд соединен с входами разрешения переключения первого и второго блоков сопряжения, входами разрешения вычитания адреса массива первого и второго блоков формирования адреса и входами разрешения приращения адреса массива третьего и четвертого блоков формирования адреса, второй информационный выход блока формирования команд подключен к входу запуска блока синхронизации и входу логического условия блока управления последовательностью микрокоманд, выход маски, вход признака команды и вход следующего адреса которого соединены соответственно с входом маски и выходом признака результата арифметико-логического блока и первой группой выходов блока памяти микропрограмм, вторая, тре. тья и четвертая группы выходов блока памяти микропрограмм подключены соответственно к управляющим входам первого и второго мультиплексоров и входу операции арифметико-логического блока, первый и второй управляющие выходы блока памяти микропрограмм соединены соответственно с входами признака адреса чтения первого и второго блоков формирования адреса и входами признака адреса записи третьего и четвертого блоков формирования адреса, третий и четвертый управляющие выходы блока памяти микропрограмм подключены к синхровходам соответственно первого и второго

I регистров операнда, пятый, шестой, седьмой и восьмой управляющие выходы блока памяти микропрограмм соединены соответственно с управляющим:входом третьего мультиплексора, синхровходами первого и второго регистров результата и входом останова блока синхронизации, выходы с первого по пятый которого подключены

1352498

16 соответственно к первому, второму, третьему и четвертому синхровходам блока формирования команд и синхровходу блока управления последовательностью микрокоманд, информационный вход блока формирования команд через шину внешних данных соединен с информационным входом-выходом первого блока сопряжения, который является информационным входом-выходом устройства, выход признака конца выдачи массива данных первого блока сопряжения подключен к входам разрешения вычитания адреса массива третьего и четвертого блоков формирования адреса, выход признака переключения первого блока сопряжения соединен с входами сброса адреса третьего и четвертого блоков формирования адреса, выход первого признака режима первого блока сопряжения подключен к входу управления приемом третьего блока формирования адреса и входу управления выдачей четвертого блока формирования адреса, выход второго признака режима первого блока сопряжения соединен с входом управления выдачей третьего блока формирования адреса и входом управления приемом четвертого блока формирования адреса, выход признака синхронизации первого блока сопряжения подключен к синхровходам третьего и четвертого блоков формирования адреса, выход признака записи массива команд первого блока сопряжения соединен с входом запрета приема данных при записи команд второго блока сопряжения, входом режима приема команд блока формирования команд и входами начальной установки блоков формирования адреса с первого по четвертый, выход признака приема команд, выход признака записи длины массива команд и выход признака блокировки приема команд первого блока сопряжения подключены соответственно к входу разрешения приема команд, входу разрешения записи и входу блокировки приема команд блока формирования команд, первые выходы третьего и четвертого блоков формирования адреса соединены соответственно с первым и вторым входами признака переполнения блока формирования команд, вторые выходы третьего и четвертого блоков формирования адреса подключены соответственно к первому

45.рования адреса с пеРвого по четвеРтый соединены соответственно с вхо50

Э

40 входу условия переключения и второму входу условия переключения первого блока сопряжения, выход признака сопровождения второго блока сопряжения соединен с входами признака адреса записи первого и второго блоков формирования адреса, выход признака конца приема массива данных второго блока сопряжения подключен к входам разрешения приращения адреса массива первого и второго блоков формирования адреса, выход первого признака переключения второго блока сопряже-, ния соединен с входами сброса адреса первого и второго блоков формирования адреса и входом сброса блока формирования команд, выход первого признака режима второго блока сопряI жения подключен к входу управления выдачей первого блока формирования адреса и входу управления приемом второго блока формирования адреса, выход второго признака режима второго блока сопряжения соединен с входом управления приемом первого блока формирования адреса и входом управления выдачей второго блока формирования адреса, выход второго признака переключения второго блока сопряжения подключен к входу блокировки переключения блока формирования команд, первые выходы первого и второго блоков формирования адреса соединены соответственно с первым и вторым входами запрета приема данных при переполнении второго блока сопряжения, вторые входы первого и второго блоков формирования адреса подключены соответственно к первому входу условия переключения и второму входу условия переключения второго блока сопряжения, третьи, четвертые, пятые и шестые выходы блоков формидами записи, первыми, вторыми и третьими входами разрешения обращения блоков памяти данных с первого по четвертый, информационные входы и информационные выходы первого и второго блоков памяти данных подключены соответственно к информационному входу устройства и вторым информационным входам первого и второго мультиплексоров, информационные входы третьего и четвертого блоков памя.ти данных соединены с третьими информационными входами первого и вто1352498

18

17 рого мультиплексоров, выходом первого регистра результата и информационным входом второго регистра результата информационные выходы третьего и четвертого блоков па, мяти данных подключены к информационному входу первого блока сопряжения, управляющий вход-выход которого является первым входом-выходом операции ввода-вывода устройства, а адресный вход-выход первого блока сопряжения является адресным входом-выходом устройства, выход второго регистра результата соединен с четвертыми информационными входами первого и второго мультиплексоров,выходы которых подключены к информационным входам соответственно первого и второго регистров операнда, а также первому и второму вхо,цам блока умножения, выход которого соединен с первым информационным входом третьего мультиплексора, второй информационный вход которого подключен к информационному выходу арифметико-логического блока, выход третьего мультиплексора соединен с информационным входом первого регистра результата, а вход-astaop, второго блока сопряжения является вторым входом-выходом операции ввода-вывода устройства.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок формирования команд содержит и основных регистров команд (n — максимальная длина массива команд), и дополнительных регистров команд, (n-1)-й мультиплексор команд, элемент сравнения, одиннадцать элементов И, элемент ИЛИ-НЕ, четыре элемента ИЛИ, два элемента задержки, две группы элементов И дешифратор длины массива команд, дешифратор источника, входной мультиплексор, регистр длины массива команд, триггер, счетчик, счетный вход которого подключен к входам управления записью и основных регистров команд и выходу второго элемента ИЛИ, первый, второй и третий входы которого подключены соответственно к выходам третьего, шестого и восьмого элементов И, входы управления записью и дополнительных регистров команд подключены к выходу первого элемента ИЛИ, пер.вый, второй и третий входы которого

15 подключены соответственно к выходам второго, пятого и седьмого элементов И, первый, второй, третий и четвертый входы элемента И-НЕ являются соответственно входом блокировки переключения, первым и вторым входами признака переполнения и входом блокировки приема команд блока,,а выход элемента И-НЕ подключен к первому входу четвертого элемента И, выход которого подключен к первым входам пятого, шестого, седьмого, . восьмого и одиннадцатого элементов

И и второму входу четвертого эле20

55 мента ИЛИ, выход которого подключен к второму входу четвертого элемента

И, а первый вход подключен к вторым входам десятого и одиннадцатого элементов И, входу второго элемента задержки и выходу девятого элемента

И, первый вход которого соединен с вторым входом восьмого элемента И и является первым синхровходом блока, а второй вход девятого элемента

И соединен с вторым входом шестого элемента И и является третьим синхровходом блока, третий вход седьмого элемента И соединен с третьим входом восьмого элемента И и нулевым: выходом триггера, вход установки в

"0". которого соединен с выходом второго элемента задержки, а единичный выход триггера соединен с третьими входами шестого и пятого элементов

И, вторые входы пятого и седьмого элементов И являются соответственно четвертым и вторым синхровходами блока, второй вход второго элемента

И соединен с вторым входом третьего элемента И и является входом разрешения приема команд блока, а первый вход второго элемента И соединен с. первым входом третьего элемента И, вторым входом первого элемента И,управляющим входом входного мультиплексора и является входом режима приема команд блока, первый вход первого элемента И соединен с выходом элемента сравнения и является первым информационным выходом блока, а выход через первый элемент задержки соединен с первым входом третьего элемента ИЛИ, второй вход которого является входом сброса блока, а выход третьего элемента ИЛИ соединен с входом установки в "0" счетчика, выход которого подключен к второму входу элемента сравнения,пер19

1352498

20 вый вход которого соединен с входами дешифратора длины массива команд, дешифратора источника и с выходом регистра длины массива команд, вход управления записью которого соединен с третьим входом третьего элемента

ИЛИ и является входом разрешения записи блока, а информационный вход соединен с вторым информационным входом входного мультиплексора и является информационным входом блока, выход дешифратора длины массива команд соединен с первыми входами элементов И первой группы и (n-1)-ro мультиплексора команд, группа выходов дешифратора источника является третьей группой информационных выходов блока, выход десятого элемента И соединен с входом установки в

"1" триггера и первыми входами элементов И второй группы, выходы которых являются первой группой информационных выходов блока, информационный вход каждого i-ro дополнительного регистра команд, кроме и-го (1 < i 4 и) подключен к выходу

i-го мультиплексора, информационный вход каждого i-ro основного регистра команд подключен к выходу i-го дополнительного регистра команд,вторые информационные входы мультиплексоров команд соединены с выходом входного мультиплексора и вторыми входами элементов И первой группы, выходы которых подключены к информационному входу и-го дополнительного регистра команд, выход i-го основного регистра команд, кроме первого и второго, подключен к первому информационному входу (и+1)-ro мультиплексора, выход второго основного регистра команд подключен к первому информационному входу первого мультиплексора и вторым входам элементов И второй группы, выход первого основного регистра команд подключен к первому информационному входу входного мультиплексора, первому входу десятого элемента И и является второй группой информационных выходов блока, выход одиннадцатого элемента И является вторым информационным выходом блока.

3. Устройство по п.1, о т л ич а ю щ е е с я тем, что второй блок сопряжения содержит четыре элемента И,два элемента ИЛИ, два эле35

45 выход второго элемента ИЛИ-НЕ со50

5

30 мента ИЛИ-НЕ, группу из m элементов

И (m — число источников данных), триггер, единичный выход которого подключен к первому входу первого элемента И и является выходом второго признака режима блока, нулевой выход триггера соединен с вторым входом второго элемента И и является выходом первого признака режима блока,а вход триггера соединен с выходом второго элемента ИЛИ,который является выходом первого признака переключения блока, второй вход первого элемента И является первым входом условия переключения команд блока, а выход первого элемента И соединен с первым входом первого элемента ИЛИ и вторым входом третьего элемента И, первый вход которого подключен к первому входу четвертого элемента И и является входом pasрешения переключения блока, а третий вход первого элемента И подключен к третьему входу четвертого элемента И, выходу первого элемента ИЛИ-НЕ и является выходом запрета приема данных при записи блока, первый вход второго.элемента И является вторым входом условия переключения блока, а выход второго элемента И соединен с вторым входом четвертого элемента И и вторым входом первого элемента ИЛИ, выход которого является выходом второго признака переключения блока, первый и второй вхо ды второго элемента ИЛИ подключены соответственно к выходам третьего и четвертого элементов И, первый второй и третий входы второго элемента ИЛИ-НЕ являются соответственно первым и вторым входами запрета приема данных при переполнении и входоМ запрета приема данных при записи, а единен с вторыми входами ш элементов

И группы, первые входы которых подключены к соответствующим линиям входа указателя источника блока, третьи входы элементов И группы соединены с m входными линиями входа-выхода блока, а выходы элементов И группы подключены к соответствующим входам первого элемента ИЛИ-НЕ и являются соответственно m выходными линиями входа-выхода блока, (ш+1)-я входная линия которого является выходом признака сопровождения блока.

1352498 б7 бЗ м бб бб

1352498 фие 4

1352498

Фик7

1352498

ФЫР. Ю

Фи И

Составитель Г.Виталиев

Редактор Ю.Середа Техред М.Ходанич Корректор Л.Патай

Заказ 5567/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул.Проектная,4