Устройство для распознавания образов

 

Изобретение относится к автоматике и вычислительной технике и 8х. может быть использовано в системах автоматического распознавания знаков, сигналов, кодов. Пелью изобретения является повышение быстродействия устройства за счет ускорения процесса сравнения признаков образов. Устройство содержит два блока 1, 2 сравнения , блок 6 памяти, два счетчика 5, 10 адреса, элемент ИЛИ 3, два регистра . 4, 8, блок 7 управления, мультиплексор 9, элемент 11 задержки. Введение дополнительного регистра, мультиплексора , счетчика адреса, элемента задержки и изменение блока управления позволяют повысить рабочую частоту устройства и увеличить его быстродействие . 1 з.п. ф-лы, 2 ил. (Л СА:) СЛ 4 to со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 G 06 К 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4095625/24-24 (2?) ?4.07.76 (46) 23.11.87. Бюл. У 43 (72) К.P.Àëüïïåâ, В.Ф.Кашин и P.À.Àëåñêåðîâ (53) 772.99 (088.8) .(56) Аналоговые и цифровые интегральные микросхемы./Под ред. С.В.Якубовского. M.: Радио и связь, 1984.

Авторское свидетельство СССР

Ф 860100, кл. С 06 К 9/00, 1978. (54) УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ

ОБРАЗОВ (57) Изобретение относится к авто. матике и вычислительной технике и

„„SU„„1354223 А 1 может быть использовано в системах автоматического распознавания знаков, сигналов, кодов. Пелью изобретения является повышение быстродействия устройства за счет ускорения процесса сравнения признаков образов. Устройство содержит два блока 1, 2 сравнения, блок 6 памяти, два счетчика 5, 10 адреса, элемент ИЛИ 3, два регистра, 4, 8, блок 7 управления, мультиплексор 9, элемент 11 задержки. Введение дополнительного регистра, мультиплексора, счетчика адреса, элемента задержки и изменение блока управления позволяют повысить рабочую частоту устройства и увеличить его быс- д тродействие. 1 з.п. ф-лы, 2 ил.

3542

Изобретение относится к автоматике и вычислительной Tpхнике и может быть использовано в системах автоматического распознавания знаков, сигналов, кодов.

Цель изобретения — повышение быстродействия устройства за счет ускорения процесса сравнения признакон образов.

На фиг.1 приведена структурная схема устройства; на фиг.2 — струкГ турная схема блока управления.

Устройство для распознавания образов содержит блоки 1 и 2 сравнения элемент ИЛИ 3, кольцевой сдвигающий регистр 4, счетчик 5 адреса, блок 6 памяти, блок 7 управления, параллель— ный регистр, 8, мультиплексор 9, дополнительный счетчик 10 адреса, элемент 11 задержки. Блок управления содержит триггер 12, второй элемент

13 задержки, генератор 14 импульсов, первый элемент 15 задержки, элемент

И 16, третий элемент 17 задержки, четвертый элемент 18 задержки, элемент И-НЕ 19,пятый 2". и шестой 21 элементы задержки, триггер 22.

Реализовано устройство на следующих интегральных микросхемах: блоки

1 и 2 сравнения — K 531 СП 1П, К 531 ЛИ 1П; элемент ИЛИ 3 — К 531

ЛЕ 1П; регистры 4 и 8 — К 155 ИР 13; счетчики 5 и 10 — К 531 ИЕ 7П; блок

6 памяти — К 155 PF. 3; мулыиплексор

9 — К 53 1 ; триггер 12 — К 53 1

ТВ 9П; элементы 11, 13, 15, 17, 18, ?0 и 21 задержки — К 155 АГ 3; элемент И 16 — К 531 ЛИ ЗП; элемент

И 19 — К 531 ЛА 2П; триггер 22 — К

531 TM 2П.

Устройство работает следующим образом.

В исходном состоянии (перед началом распознавания) в каждый разряд кольценого сднигающего регистра 4 и параллельного регистра 8 занесены

"1", счетчики 5 и 10 обнуления, триггер 12 установлен в "0", триггер 22 установлен в "1" (линии обнуления и установки не показаны).

Элементы задержки устройства осуществляют задержки и формируют сле— ,цующие длительности импульсов. Элемент 13 задержки осуществляет задержку на время Т относительно среза импульса, формируемого триггером 12, и формирует импульс длительностью

Т : 2. Элемент 15 задержки осущест10

j5

23 2 вляет задержку на время Т + Т: 10 отHocHTpJlbHo фронта импульса, формируемого триггером 12, и формирует импульс длительностью Т:2 + Т: 10. Элемент 17 задержки осуществляет задержку на время 2Т:5 относительно импульса, появляющегося па выходе элемента

И 16, и формирует импульс длительностью Т:2. Элемент 18 задержки осуществляет задержку на время 2Т относительно импульса, появляющегося на выходе элемента 17 задеРжки, и фоРмирует импульс длительностью Т : 2.

Элемент ?О задержки осуществляет задержку на время 2Т + 2Т:5 относительно импульса, появляющегося На выходе элемента И-HF. 19, и формирует импульс длительностью Т : 2, Элемент

11 задержки осуществляет задержку на время 2Т 5 относительно импульса, формируемого мультиплексором 9, и формирует импульс длительностью Т.

Элемент 21 задержки осуществляет задержку на время Т : ? относительно импульса, формируемого элементом 20 задержки, и Формирует импульс длительностью Т : 2. Т вЂ” период тактовой частоты генератора 14.

С приходом первого тактового импульса с генератора 14 импульсов на второй вход элемента И 16, на первом и третьем входах которого "1", на его выходе появляется импульс, который поступает на счетный вход счетчика 5 через элементы 17 и 18 задержки на вход разрешения записи регистра 4, через элемент 17 задержки на вход элемента И-НЕ 19 и на вход синхронизации мультиплексора 9.

На разрядных выходах счетчика 5 появляется первый адрес ячейки блока

6 памяти, который поступает соответственно на информационные входы счетчика 10, на первые входы мультиплексора 9 и входы элемента И-НЕ 19.

Так как на первые (селекционные) входы мультиплексора 9 пришел первый адрес ячейки блока 6 памяти и так как на втором информационном входе мультиплексора 9 уровень "1", приходящей с младшего разряда регистра 8, то по приходу стробирующего импульса с выхода элемента 17 задержки на инверсном выходе мультиплексора 9 появляется импульс "0", который, поступив на тактовый вход триггера 12, устанавливает на своем инверсном выходе уровень "О", заблокировав про1354? хождение тактовых импульсов через элемент И 16, а перепадом этого уровня, поступающим на элемент 13 задержки, формирует в ней нулевой

5 импульс, который, поступив на вход установки триггера в "0", устанавливает триггер 12 в исходное состояние.

На прямом выходе мультиплексора 9 появляется импульс "1", который записывает в счетчик 10 информацию с выхода счетчика 5, выставив на своих разрядных выходах первый адрес ячейки блока 6 памяти, и через элемент

11 задержки поступает в блок 6 памяти, разрешив выдачу информации, хранящейся в первом адресу ячейки блока

6 памяти. Проверка принадлежности измеренного признака F, соответствующего интервалу (а, в), осуществляется 2О блоками 1 и 2 сравнения по сигналу с элемента 15 задержки, который сформируется перепадом с "0" на "1" на прямом выходе триггера 12.

Блок 1 сравнения осуществляет про- 25 верку условия Р а;, а блок 2 сравнения — условия P. в . Величина

P с входа устройства распознавания

J поступает на первые входы блоков 1 и 2 сравнения. На третьи входы этих блоков из блока 6 памяти поступают величины а " и в; соответственно. ч 11

Выходы блоков 1 и 2 сравнения подаются на входы элемента ИЛИ 3, выход которого подключен к информационному входу младшего разряда кольцевого сдвигающего регистра 4. Число разрядов регистров 4 и 8 равно числу классов образов N. Причем номера разрядов регистров 4 и 8 соответствуют порядковым номерам классов образов. Информация в регистре 4 может циркулировать, переписываясь с выхода на вход. Циркуляция осуществляется синхронно с извлечением значений границ интервалов из блока 6 памяти таким образом, что при извлечении интервала (а;, в; ) i-го класса в младшем разряде регистра 4 находится информация, содержавшаяся в исходном состоянии в i-м разряде кольцевого сдвигающего регистра 4. При попадании признака Р„ в интервал (а,", в„" ) информация в младшем разряде регистра 4 сохраняется. В противном случае хотя бы один иэ блоков 1 и 2 сравнения вырабатывает на своем выходе единичный сигнал, который через элемент

ИЛИ 3 записывает "0" в младший раз-.

23 ряд регистра 4 по сигналу, поступившему с элемента 18 задержки, что соответствует исключению из дальнейшего рассмотрения класса образов с порядковым номером

Аналогично производится проверка гринадлежности i-го признака интервалом (а;, в; ), i = 1, N (для всех

N классов) ° Адреса ячеек блока 6 памяти, в которых хранятся границы интервалов, задаются счетчиком 10 адреса. При анализе j-го признака с последним интервалом на соответствующих входах элемента И-НЕ 19 с соответствующих разрядных выходов счетчика 5 появляются "1." и с приходом задержанного элементом 17 задержки импульса

"1" на соответствующий вход элемента

И-НЕ 19 на его выходе сформируется импульс "0", который устанавливает триггер 22 в нуль,.заблокировав прохождение тактовых импульсов через элемент И 16, через элемент 20 задержки записывает в регистр 8 информацию из регистра 4, занявшего исходное положение. Информация в регистре

8 хранится в течение циклов сравнения каждого признака Р со всеми интервалами (а;, в„„ ), не исключенными из дальнейшего рассмотрения классов образов с порядковыми номерами, и запись обновленной информации в него происходит после прохождения этих циклов, когда регистр 4 занимает исходное положение. Импульс с элемента 20 задержки, задержанный элементом ?1 задержки, устанавливает триггер ?? в "1", разрешив прохождение тактовых импульсов через элемент И 16.

Таким образом начинается анализ следующего (j + 1) — го признака.

При анализе признаков, следующих после первого, на разрядных выходах регистра 8 возможно присутствие как ,"1", так и "0". Присутствие "0" свидетельствует о том, что признак Р, не попал в соответствующие интерва° лы и они исключены из набора N классов. Поэтому при адресах, последовательно формируемых счетчиком 5, по которым соответственно находятся интервалы, исключенные из набора N классов мультиплексором 9, не вырабатываются импульсы записи этих ад.ресов в счетчик 10 и сравнение признаков с интервалами, хранящимися по этим адресам, не производится. Процесс анализа признаков продолжается

5 1354273

6 до тех пор, пока во всех разрядах регистра 4, за исключением одного, не оказываются "О". Распознаваемый образ идентифицируется с тем классом, номер которого совпадает с номером разряда кольцевого сдвигающего регистра 4, в котором сохранилась "1".

Значительное повышение быстродействия распознавания достигается в результате учета и исключения интервалов, .в которые не попадают предыдущие признаки после циклов из сравнения со всеми, не выбывшими из процесса сравнения, интервалами. Поэтому исключенные интервалы выбирают из дальнейшего процесса сравнения с последующими признаками.

Путем введения параллельного регистра, мультиплексора, второго счетчика адреса, элемента задержки и изменения блока управления достигается сушествеиное увеличение рабочей частоты, на которой работает устройство, и реализуется быстродействующий принцип функционирования устройства.

Формула и з о о р е т е н и я

1. Устройство для распознавания образов, содержаще" два блока сравнения, блок памяти, счетчик адреса, элемент ИЛИ, кольцевой сдвигающий регистр и блок управления, причем первые входы блоков сравнения являются информационными входами устройства, вторые входы подключены к первому выходу блока управления, а третьи входы — к выходу блока памяти, входы элемента ИЛИ подключены к выходам блоков сравнения, а выход -- к информационному входу кольцевого сдвигающего регистра, выход которого является выходом устройства, а вход синхронизации подключен к второму выходу блока управления, третий выход которого соединен со счетным входом счетчика адреса, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены параллельный регистр, информационный вход которого подключен к выходу кольцевого сдвигающего регистра, а вход синхронизации — к четвертому выходу блока управления, мультиплексор, первые и вторые информационные входы которого подключены к адресному входу блока управления и выходу параллельного регистра соответственно, а вход синхронизации соединен с пятым выходом олока управления, дополнительный

5 счетчик адреса, информационные входы которого подключены к выходу счетчика адреса, и адресному входу блока управления, а выходы соединены с адресным входом блока памяти, элемент зацержки, вход которого соединен с прямым выходом мультиплексора и входом синхронизации дополнительного счетчика адреса„ а выход подключен к управляющему входу блока памяти, причем инверсный выход мультиплексора соединен с входом запуска блока управления.

2. Устройство по и. I о т л и ч аю щ е е с я тем, что блок управления содержит первый и второй триггеры, элементы И и И-НЕ, генератор импульсов и шесть элементов задержки, причем прямой выход первого триггера соединен с входом первого элемента задержки, выход которого является первым выходом блока управления, инверсный выход первого триггера подключен к первому входу элемента И и входу второго элемента задержки, выход которого соединен с установочным входом первого триггера, счетный вход которого является входом запуска блока управления, выход генератора

З5 импульсов подключен к второму входу элемента И, третий вход которого соединен с выходом второго триггера, выход элемента И соединен с входом третьего элемента задержки, выход которого подключен к входу четвертого элемента задержки и первому входу элемента И-HF., остальные входы которого являются адресным входом блока управления, а выход соединен с вхо45 дом пятого элемента задержки и входом установки в "0" второго триггера, вход установки в "1" которого подключен к выходу шестого элемента задерж- ки, вход которого соединен с прямым выходом пятого элемента задержки, выходы четвертого элемента задержки и элемента И, а также инверсный выход пятого элемента задержки и выход третьего элемента задержки являются вторым, третьим, четвертым и пятым выходами блока управления соответственно.

1354223

Составитель А.Краснов

Техред Л.Олийнык Корректор И.Муска

Редактор Н.Бобкова

Заказ 5696/45 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,:г.ужгород, ул.Проектная, 4