Измеритель сопротивлений резисторов

 

Измеритель сопротивлений резисторов (ИСР) может быть использован в цифровых измерительных комплексах. Он содержит коммутаторы 2-5, преобразователь 6 сопротивления в напряжение , масштабирующий усилитель 7, источник 8 опорного напряжения, резисторную матрицу 9, пороговый элемент 10, генератор 11 импульсов, триггеры 12, 16, 17, 19, 29, элементы И 13, 28, элементы 2И-ИЛИ 14, 15, счетчики 18, 20, элемент ИЛИ 21, дешифратор 22, оперативный запоминающий блок (Б) 23, Б 25 ключей, оперативный накопитель 26, операционные усилители 31, 32, источник 33 тока, транзистор 34, эталонный резистор 35. ИСР сокращает время измерения дистанционно расположенных испытуемых резисторов . 1.1-1 .п. 2ил. (Л Од СП (Х а а ilX Z7

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1 578 6 (51) 4 С 01 К 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

RO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3971889/24-21 (22) 01. 11. 85 (46) 07. 12. 87. Бюл. и 45 (72) Г. Г.Быстрицкий, Б. Н.Игнатов, А.Н.Павлов и В.С.Пономарев (53) 621.3 17.33 (088.8) (56) Приборы и системы управления.

1984, Р 4, с. 21-22. .(54) ИЗМЕРИТЕЛЬ СОПРОТИВЛЕНИЙ РЕЗИСТОРОВ (57) Измеритель сопротивлений резисторов (ИСР) может быть использован в цифровых измерительных комплексах.

Он содержит коммутаторы 2-5, преобразователь 6 сопротивлейия в напряжение, масштабирующий усилитель 7, источник 8 опорного напряжения, резисторную матрицу 9, пороговый элемент

10, генератор 11 импульсов, триггеры

12, 16, 17, 19, 29, элементы И 13, 28, элементы 2И-ИЛИ 14, 15, счетчики

18, 20, элемент ИЛИ 21, дешифратор

22, оперативный запоминающий блок (Б) 23, Б 25 ключей, оперативный накопитель 26, операционные усилители

31, 32, источник 33 тока, транзистор

34, эталонный резистор 35 ° ИСР сокращает время измерения дистанционно расположенных испытуемых резисторов .

1.1-1.п. 2 ил, 66

1 счетчика 18 соединен с входами синхронизации четвертого триггера 19 и второго счетчика 20, управляющий вход которого соединен с инверсным выходом четвертого триггера 19 и первым входом второго элемента И 28, первые информационные выходы второго счетчика

20 через блок 25 ключей поразрядно соединены с соответствующими управляющими входами резисторной матрицы 9, а вторые — с соответствующими адресными входами постоянного накопителя

26, выход которого подключен к второму информационному выходу 27 измерителя.

1 13578

Изобретение относится к измерительной технике и может быть использовано в цифровых измерительных комплексах.

l)

Целью изобретения является сокращение времени измерения дистанционно расположенных и испытуемых резисторов.

На фиг.1 приведена структурная 1п схема измерителя; на фиг.2 — временные диаграммы, поясняющие работу измерителя.

Измеритель содержит испытуемую группу резисторов 1.1 — 1.п, где и натуральное число, коммутаторы 2-5, преобразователь 6 сопротивления в напряжение, масштабирующий усилитель

7, источник 8 опорного напряжения, резисторную матрицу 9, пороговый эле- 20 мент 10, генератор 11 импульсов, первый триггер 12, первый элемент И 13, первый 14 и второй 15 элементы 2ИИЛИ, второй 16 и третий 17 триггеры, первый счетчик 18, четвертый триггер 25

19, второй счетчик 20, элемент ИЛИ

2 1, дешифратор 22, оперативный запо минающий блок 23, первый информационный выход 24, блок 25 ключей, оперативный накопитель 26, второй информа- зп ционный выход 27, второй элемент И

28, пятый триггер 29, стробирующий выход 30, входящие в преобразователь

6 первый 3 1 и второй 32 операционные усилители источник 33 тока транзис) )

35 тор 34 и эталонный резистор 35 и о

Кроме того, измеритель имеет вход

36 "Сброс", первые и клемм 37.1-37.п и вторые и клемм 38.1-38.п для подключения испытуемых резисторов. Выход 4О генератора 11 импульсов соединен с входом первого триггера 12, первым входом первого элемента И 13 и стробирующим входом первого элемента 2ИИЛИ 14, инверсный выход генератора

11 импульсов соединен с входами второго 16 и третьего 17 триггеров, первым и вторым стробирующими входами второго элемента 2И-ИЛИ 15, первый информационный вход которого соединен с выходом четвертого триггера 19, выход первого триггера 12 соединен с вхоцом синхронизации первого счетчика

18, информационные выходы которого поразрядно соединены с соответствую55 щими входами дешифратора 22, с адресными входами оперативного запоминающего блока 23 и первым информационным выходом 24 измерителя, выход первого

Вход резисторной матрицы 9 соединен с выходом источника 8 опорного напряжения, а выход — с первым входом порогового элемента 10, второй вход которого соединен с выходом масштабирующего усилителя 7, выход порогового элемента 10 соединен с информационным входом пятого триггера 29, вход синхронизации которого соединен с выходом второго элемента И 28, а установочный вход пятого триггера 29 соединен с установочным входом третьего триггера 17 и с выходом первого элемента 2И-ИЛИ 14, выход второго счетчика 20 соединен с первым входом элемента ИЛИ 21, выход которого соединен с установочным входом четвертого триггера 19, выход пятого триггера

29 соединен с информационным входом третьего триггера 17 с управляющим входом постоянного накопителя 26, с вторым информационным входом второго элемента 2И-ИЛИ 15 и со стробирующим выходом 30 измерителя. Выход третьего триггера 19 соединен с первым информационным входом первого элемента 2И-ИЛИ 14, второй и третий информационные входы которого соединены с вторым входом элемента ИЛИ 21 и входом 36 "Сброс" измерителя, инверсный выход пятого триггера 29 соединен с информационным входом оперативного запоминающего блока 23, выход которого соединен с вторым входом второго элемента И 28, третий вход которого соединен с выходом второго триггера 16 и с вторым входом первого элемента И 13, выход первого элемента

И 13 соединен с входом "Чтение" оперативного запоминающего блока 23, вход ))Запись" которого соединен с выходом второго элемента 2И-ИЛИ 15.

3 13578

Выходы дешифратора 22 поразрядно соединены с соответствующими управляющими входами четырех коммутаторов

2-5 и информационных выходов первого

Ф

5 и п информационных входов второго коммутаторов соединены с соответствующими первыми п клеммами 37.1-37.п измерителя для подключения испьггуемых резисторов 1. 1-1.n, n информационных 10 выходов третьего и п информационных входов четвертого коммутаторов соединены с соответствующими вторыми клеммами 38.1-38.п измерителя для подключения испытуемых резисторов

1. 1-1.п, вход первого коммутатора 2 подключен к второму выводу источника

33 тока, первый вывод которого соединен с коллектором транзистора 34, KoMhpjTBTopa 3 riopKaroaeH pp к входу масштабирующего усилителя 7, вход третьего коммутатора 4 соединен с выходом первого операционного усилителя 31, инвертирующий вход которого соединен с выходом четвертого ком- 25 мутатора 5, неинвертирующий вход . первого операционного усилителя 31 соединен с инвертирующим входом второго операционного усилителя 32, с эмиттером транзистора 34 и первым выводом эталонного резистора 35, второй вывод которого подключен к общей шине измерителя, которая через ограничительный резистор соединена с выходом источника 8 опорного напряжения

35 и с неинвертирующим входом второго операционного усилителя 32, выход которого соединен с базой транзистора 34.

Измеритель работает следующим об- 4О разом.

При поступлении сигнала на вход

36 "Сброс" все блоки измерителя устанавливаются в исходное состояние, счетчики 18 и 20 устанавливаются в положение "Ноль, на выходе элемента

21 формируется сигнал логического

"0", устанавливающий на инверсном выходе триггера 19 сигнал логического

"0". При этом на информационный вход оперативного запоминающего блока 23 поступает сигнал логической "1" с инверсного выхода триггера 29. Под воздействием импульсов с прямого выхода генератора 11 (фиг.2 a) происхо55 дит переключение триггера 12 (фиг.26).

На фиг.2ь показаны импульсы с инверсного выхода генератора 11. Импчльсы с выхода триггера 12 произвобб

4 дят переключение счетчика 18, на выходе которого происходит формирование импульсов (фиг.2 — первый разряд счетчика) .

По заднему фронту импульсов с инверсного выхода генератора происходит переключение триггера 16. Сигнал с его инверсного выхода (фиг.23) разрешает прохождение импульсов с прямого выхода генератора 11 через элемент

13 на вход "Чтение" оперативного блока 23. Сигнал с прямого выхода триго гера 19 разрешает прохождение импульсов с инверсного выхода генератора 11 через элемент 15 на вход "Запись" оперативного блока 23 при наличии на его информационном входе сигнала логической "1" с инверсного выхода триггера 29.

Таким образом, в ячейки оперативного блока 23 по адресам, соответствующим коду счетчика 18, записывается единичная информация. Сигнал переполнения с выхода счетчика 18 переключает триггер 19 в положение логического нуля. Сигнал с инверсного выхода триггера 19 разрешает прохождение сигналов с выхода оперативного блока 23 через элемент 28 на вход синхронизации триггера 29 и разрешает режим счета счетчика 20. .В соответствии с кодом счетчика

18 на выходе дешифратора 22 формируются распределенные во времени сигналы (фиг.2t), которые поступают на управляющие входы соответствующих коммутаторов 2-5.

При этом коммутаторы 2 и 5 подключают поочередно через первую и четвертую линии связи резисторов 1 ° 1-1.п к отрицательному полюсу источника 33 тока и к инвертирующему входу операционного усилителя 3 1. Через коммутатор 4 производится включение обратной связи, содержащей третью и четвертую линии связи резисторов 1. 1-1.п и операционного усилителя 31. Такое включение резисторов 1. 1-1,п позволяет исключить влияние длины линий свя. зи на точность измерения.

Операционные усилителя 31 и 32 работают в режиме глубокой отрицательной обратной связи. Через испьггуемый резистор 35 и эталонное сопротивление R протекает ток I„, создаваео мый источником 33 тока. Значение этого тока определяется уровнем ис-. точника 8 опорного напряжения, аимен1357866

U но I р-. Напряжение, которое постуо пает через вторую линию связи испытуемого резистора 1.i и коммутатор 3

5 на неинвертирующий вход операционного усилителя 7, пропорционально разности сопротивлений эталонного К и измеряемого R что может быть представлено в виде 10

U = Т,(К,-R„).

С выхода усилителя 7 сигнал, пропорциональный измеряемому напряжению У, поступает на вход порогового элемента 10, на другой вход которого поступает пилообразное напряжение с выхода резисторной матрицы 9 (фиг.2 ).

При равенстве данных напряжений, пороговый элемент 10 переключается в положение, соответствующее логичесгО кой "1" (фиг ° 2 g), которое поступает на информационный выход триггера 29.

В моменты времени, соответствующие сигналу с инверсного выхода триггера

16 (фиг.23) и импульсам с прямого вы- 25 хода генератора 11. (фиг,2а), происходит чтение информации оперативного блока 23. На его выходе формируется импульс (фиг.2и), который через дешифратор 22 поступает на вход синхронизации триггера 29, переключая его в.положение логической единицы по переднему фронту (фиг.2 ).

Сигнал логической "1" с выхода триггера 29 поступает на информацион35 ный вход триггера 17 и разрешает прохождение импульсов с инверсного выхода генератора 11 (фиг, 2 ь) на вход

"Запись" оперативного блока 23 при наличии на его информационном входе сигнала логического "0" с инверсного выхода триггера 29. Таким образом, в ячейку оперативного блока 23 в момент срабатывания порогового элемента

10 по адресу, соответствующему коду счетчика 18, указывающему номер испытуемого резистора, записывается нулевая информация.

По переднему фронту импульса с инверсного выхода генератора 11 триг50

rep 17 переключается в положение логической единицы, разрешая прохожде.ние импульса с прямого выхода генера,тора 11 через элемент 14 на установочные входы триггеров 12 и 17. На

55 управляющий вход постоянного накопителя 26 поступает сигнал логической

"1" с выхода триггера 29, разрешающий считывание информации, После чего на адресные входы постоянного накопителя 26 поступает код с выходов счетчика 20, в соответствии с которым из ячеек постоянного накопителя 26 считывается код измеряемого сопротивления резистора 1.i.

На выходах 24 и 27 формируются коды, соответствующие номеру измеряемого резистора и его величине, на выходе 30 формируется сигнал, разрешающий съем информации во внешние устройства (индикации, контроля и управления).

Формула и з о б р е т е н и я

Измеритель сопротивлений резисторов, содержащий масштабирующий усилитель и преобразователь сопротивлений в напряжение, выполненный в виде первого операционного усилителя, неинвертирующий вход которого соединен с инвертирующим входом второго операционного усилителя, с первым выводом эталонного резистора и с эмиттером транзистора, база которого подключена к выходу второго операционного усилителя, а коллектор — к первому выводу источника тока, второй вывод эталонного резистора соединен с общей шиной измерителя, которая через ограничительный резистор подключена к неинвертирующему входу второго операционного усилителя и к выходу источника опорного напряжения, о т л и ч а ю— шийся тем, что, с целью сокращения времени измерен: я дистанционно расположенных и испытуемых резисторов, в него введены четыре коммутатора, последовательно соединенные генератор испульсов, первый триггер, первый счетчик, второй счетчик, блок ключей, резисторная матрица, пороговый элемент, второй триггер, третий триггер и первый элемент 2И-ИЛИ, последовательно соединенные четвертый триггер, первый элемент И, оперативный запоминающий блок и второй эле— мент И„ последовательно соединенные элемент ИЛИ, пятый триггер и второй элемент 2И-ИЛИ, а также постоянный накопитель и дешифратор, вход которого соединен с вторым выходом первого счетчика, с первым выходом измерителя и с адресным входом оперативного запоминающего блока, информационные входы которого соединены соответственно с выходом второго элемента

2И-ИЛИ и с вторым выходом второго ие. 2

Составитель Л.Муранов

Редактор О.Головач Техред А.Кравчук Корректор If. Øàðoøè

Заказ 5994/45 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

135 триггера, первый выход которого подключен к стробирующему выходу измерителя, к второму входу второго элемента 2И-ИЛИ и к управляющему входу постоянного накопителя, выход которого подключен к второму выходу измерителя, а информационный выход — к второму выходу второго счетчика, управляющий вход которого подключен к второму входу второго элемента И и к первому выходу пятого триггера, первый выход — к второму входу пятого триггера, а выход второго счетчика соединен с первым входом элемента ИЛИ, второй вход которого подключен к входу

"Сброс" измерителя и к информационным входам первого элемента 2И-ИЛИ, стробирующий вход которого соединен с входом первого триггера и вторым входом первого элемента И, инверсный выход генератора импульсов подключен к входу четвертого триггера, к стро1

7866 8 бирующим входам второго элемента 2ИИЛИ и к второму входу третьего триггера, установочный вход которого соединен с установочным входом второго

5 триггера и с выходом первого элемента

2И-ИЛИ, при этом третий вход второго элемента И соединен с выходом четвертого триггера, второй вход резисторной матрицы — с выходом источника опорного напряжения, выход второго элемента И подключен к третьему входу второго триггера, второй вход порогового элемента — к выходу масштабирующего усилителя, вход которого соединен с выходом второго коммутатора, а выход дешифратора подключен к управляющим входам коммутаторов, остальные входы которых подключены к входам измерителя, выходы первого, третьего и четвертого коммутаторов подключены к входам преобразователя сопротивлений в напряжение.