Устройство для определения взаимной корреляционной функции

 

Изобретение относится к области измерения характеристик случайных процессов и предназначено для определения корреляционных функций текущих стационарных случайных процессов, представленных неравноотстоящими отсчетами . Целью изобретения является повышение быстродействия. Устройство содержит аналого-цифровые преобразователи 1-4, элементы .памяти 5-8, блоки памяти 9-1 1, блоки умножения 12,13, накапливающие сумматоры 14, 33, блок интегрирования 15, элементы ИЛИ 16- 19, элементы И 20-23, 35, триггеры 27, 28, счетчики 24-26, блок вычитания 36, формирователь импульсов 37, коммутатор 34, генератор 31 тактовых импульсов, элементы сравнения 29, 30, регистры памяти 32. Уcтi5oйcтвo позволяет оценивать взаимокорреля-. ционную функцию (ВКФ) процессов непосредственно по существенным отсчетам без этапа предварительного восстановления промежуточных отсчетов, а также анализировать не только авто-, но и ВКФ процессов с равномерной и неравномерной дискретизацией по времени . 1 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

О9) SUgn 1 36 1l 5 (Ю 4 G 06 F 15/336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4101653/24-24 (22) 26. 05 ° 86 (46) 23.12.87 ° Бюл. 11 47 (71) Куйбышевский политехнический институт им. В.В. Куйбышева (72) С.А. Прохоров и В.Н. Белолипецкий (53) 681.3(088.8) (56) Авторское свидетельство СССР

У .1108463, кл. G 06 F 15/336, 1983 (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ВЗАИ1%ОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ (57) Изобретение относится к области измерения характеристик случайных процессов и предназначено для определения корреляционных функций текущих стационарных случайных процессов, представленных неравноотстоящими отсчетами. Целью изобретения является повышение быстродействия. Устройство содержит аналого-цифровые преобразователи 1-4, элементы .памяти 5-8, блоки памяти 9-11, блоки умножения 12,13, накапливающие сумматоры 14, 33, блок интегрирования 15, элементы ИЛИ 1619, элементы И 20-23, 35, триггеры

27, 28, счетчики 24-26, блок вычитания 36, формирователь импульсов 37, коммутатор 34, генератор 31 тактовых импульсов, элементы сравнения 29, 30, регистры памяти 32. Устройство позволяет оценивать вэаимокорреля-, ционную функцию (ВКФ} процессов непосредственно по существенным отсчетам без этапа предварительного восстанов- с ления промежуточных отсчетов, а также анализировать не только авто-, но и ВКФ процессов с равномерной и неравномерной дискретизацией по време- С .ни. 1 ил.

1 13615

Изобретение относится к измерению характеристик случайных процессов и предназначено для определения корреляционных функций текущих стационар6

Ных случайных процессов, представленных неравноотстоящими отсчетами.

Цель изобретения — повышение быстродействия.

На чертеже представлена структурная схема устройства.

Устройство содержит аналого-цифровые преобразователи 1-4 (АЦП), элементы 5-8 памятй, блоки 9-11 памяти, блоки 1 2 и 13 умножения, сумматор 14, блок 15 интегрирования, элементы ИЛИ

16-19, элементы И 20-23, счетчики 24 и 25, реверсивный счетчик 26, триггеры 27 и 28, элементы 29 и 30 сравнения, генератор 31 тактовых импульсов, 20 регистр 32 памяти, сумматор 33, коммутатор 34, элемент И 35, блок 36 вычитания и формирователь 37 импульсов.

Пусть исследуемые процессы пред.ставлены неравноотстоящими отсчетами и .соответствующими им метками времени

0 о х, t и у;, t, Пусть, кроме того, % ф ) ° известно, что на каждом адаптивном интервале дискретизации исследуемый

30 процесс аппроксимирован полиномами нулевого порядка, т.е. у„() = у; 1(t zt (С „"). (2)

Причем

77 2

Подставив (2) в (5), получаем ! ф„)

Ь

R„(7) х у (t t)+

Т

)о . ! ! !

I i

Здесь точка К; и точка .; определяются из условий (7)

Таким образом, выражение (6) является оценкой ВКФ при аппроксимации исследуемого процесса полиномами нулевого порядка. Причем из него вид-. но, что для определения этой оценки не требуется знания промежуточных отсчетов процессов. Оно находится непосредственно по существенным отсчео о там исследуемых процессов х и у !

,) которые в частном случае могут быть дискретизированы равномерно.

Устройство реализует алгоритм, со ответствующий (Ь).

Устройство работает следующим образом.

АЦП 1-4 осуществляют передачу в соответствующие элементы 5-8 памяти заданных объемов выборки М),, М о о процессов х;, у; и соответствую1 щих меток времени t,,t . Причем М„У число, удовлетворяющее неравенству

Выражение для оценки взаимокорреляционной функции (ВКФ) можно записать -следующим образом

RI ("") = — ) x(t)y(t+ )dt, (4) о гдеТ,Т-о;

Т вЂ” длительность реализации процесса.

Подставив (1) в (4), получаем мх, R (") = — х, J yit+ )dt (5)

Т

3 !

Перед началом работы регистр 32 памяти, блоки 9-11 памяти, сумматор

14, блок 15 и счетчики 24-26 обнулены. Триггер 27 устанавливается в состояние, при котором сигнал с его первого выхода держит открытым элемент И 20. Триггер 28 установлен в состояние, при котором сигнал с его первого выхода закрывает элемент

50 И 22. При этом сигнал с второго выхода триггера 27 держит закрытым элемент И 21. Так как в счетчике 25— ноль и в регистре 32 также — ноль, то на выходе элемента 29 сравнения запрещающий сигнал, который держит элемент И 23 в закрытом состоянии, и импульсы с генератора 31 не попадают на соответствующие блоки устройства.

10 з

136

Работа устройства начинается с момента приема в регистр 32 памяти кода, соответствующего о„ „ „ . После к макc этого приема срабатывает элемент 30 сравнения и открывает элемент И 23.

В результате этого импульсы с генератора 31 поступают в схему устройства. Первый поступивший импульс через открытый элемент И 20 увеличивает содержимое счетчика 24 на +1.

Первый адрес с выхода счетчика 24 подается в элементы 5 и 7 памяти и выбирает первый отсчет первого процесо са х, и соответствующую метку времео ни t . Причем отсчет процесса х, поступает на вход блока 9 памяти,.а.метка времени — на первый вход сумматора 33. Этот же первый тактовый импульс с выхода элемента И 20 поступает на первый установочный вход триггера 27 и устанавливает его в состояние, при котором сигнал с его второго выхода закрывает элемент .

И 20, а разрешающий сигнал с его первого выхода поступает на первый вход элемента И 35, на втором входе которого уже присутствует разрешающий сигнал с первого выхода триггера 28.

Тем самым на выходе элемента И 35 образуется разрешающий сигнал, который открывает элемент И 21, таким образом подготавливая его к приему тактовых импульсов. С этого момента начинается поиск точки К;, удовлетворяющей условию (7).

Этот поиск осуществляется следующим образом. Последовательно, по тактовым импульсам, проходящим через элемент И 21, из элементов 6 и 8 памяти выбираются отсчеты второго проо ( цесса у, и меток времени t, которые

1 поступают соответственно в блок 10 памяти, на вход элемента. 29 сравнения и первый вход коммутатора 34. На второй вход элемента 29 сравнения подается код с выхода сумматора 33, соответствующий сумме (t< + ) (9). Пока сохраняется условие (7), выходной сигнал элемента 29 сравнения разре1 шает прохождение меток времени второго процесса через первый вход коммутатора 34 на его выход и далее на вход блока ll памяти, где постоянно присутствуют текущая и предыдущая

I ( метки времени t „, t второго процесса. При этом в блок 13 умножения поступает код, соответствующий разности (t +, — t ), образованной в блоке

1577 4

36 вычитания кодами с выходов ячеек памяти блока ll памяти. При этом в сумматоре 14 накапливаются частные о произведения у (r. „ — ). Поиск происходит до тех пор, пока не нарушится первое условие (7). При этом срабатывает элемент 29 сравнения, сигнал с выхода которого поступает на первый вход триггера 28, сигнал с второго выхода которого открывает элемент И 22, а сигнал с его первого выхода запрещает прохождение открывающего сигнала на элемент И 21 (т.е. закрывая его). Кроме тогб, сигнал с .выхода элемента 29 сравнения переклю чает коммутатор 34 в положение, при котором коммутатор 34 пропускает информацию со своего второго входа на свой выход. С приходом тактового импульса через открытый элемент И 22 и элемент ИЛИ 17 код, соответствующий выражению 9), с выхода коммутатора

34 записывается в первую ячейку памяти блока 11 памяти. Таким образом, на выходе блока 36 образуется разность

I (t.. — t — ) . Тот же импульс с

К, выхода элемента И 22 декрементирует реверсивный счетчик 26 и закрывает через триггер 28 элемент 22. Новое уменьшенное содержимое счетчика 26 вызывает выбор предыдущего отсчета о второго процесса у, и соответствующей метки времени t из элементов !

6 и 8 памяти. Таким образом, точка

У< найдена. Причем значение отсчета о у„не записывается в блок 1О памяти, 1 а метка времени t поступает на первый вход элемента 29 сравнения. Новое

40 уменьшенное значение С закрывает элемент 29 сравнения, сигнал с его выхода возвращает коммутатор 34 в состояние, при котором он пропускает информацию со своего первого входа на свой выход; Кроме этого, по заднему фронту сигнала, закрывающего элемент . 29 сравнения, формирователь 37 импульсов формирует короткий импульс, который, пройдя через элемент ИЛИ 19, переключает триггер 27 в состояние, при котором на его втором выходе присутствует сигнал, открывающий элемент

И 20, а на его выходе — сигнал, через элемент И 35 закрывающий элемент

И 21. Для первого отсчета процесса о. х, на информационном входе блока 15 находится ноль. Поэтому с приходом очередного тактового импульса через элемент И 20 в нем информация не на361577 6 рынается,элемент И 23. Таким образом, устройство заканчивает свою работу.

Формула о

+y<(t +<-t ) а (1О) 5

1 капливается. С приходом этого импуль са снова закрывается элемент И 20 и открывается элемент И 21, инкрементируется счетчик 26. Содержимое блока

9 памяти сдвигается. При этом в его первую ячейку памяти принимается от-.

« о счет х, а во вторую — х,. Таким обI разом, начинается поиск точки 1., Этот поиск осуществляется аналогично поиску точки К,, только для второго условия (7). После нахождения этой точки на первом входе блока 12 умноо жения находится значение отсчета х,, на выходе сумматора 14 — накопленная сумма:

< о <

У<(<,<„",„) + У (t < с)+

I < <Н

На входе блока 15 — соответствующее частичное произведение суммы на о значение отсчета х, . По тактовому импульсу с выхода элемента И 20 производится накопление этого произведения в блоке 15 и одновременно обнуление сумматора 14. По этому же сигналу сдвигается содержимое блока 10 памяти, на его выходе — значение отсчета

« х первого процесса. На выходе блока памяти — по-прежнему значение отd счета второго процесса у„, которое

< для следующего цикла становится знаО

l чением у„, т.е..точка L становится точкой К, После этого начинается

< поиск точки L . Процесс накопления происходит до тех пор, пока не переполнится реверсивный счетчик 26. Это будет соответствовать перебору всех отсчетов реализации исследуемого процесса. При этом на выходе блока

15 находится значение ВКФ процессов для данной задержки Г . По сигналу переполнения реверсивного счетчика 26 с его выхода переноса обнуляется блок 15, сумматор 14, блоки 9-11 па-, мяти, счетчик 24, а содержимое счетчика 25 инкрементируется. Таким образом, подготавливается условие для определения ВКФ в следующей ординате.

Процесс вычислений повторяется до тех пор, пока не переберутся все ординаты КВФ на с „ . Как только сок мокс держимое счетчика 25 станет больше содержимого регистра 32 памяти, срабатывает элемент 30 сравнения и зак10

55 изобретения

Устройство для определения взаимной корреляционной функции, содержащее четыре аналого-цифровых преобразователя, четыре элемента памяти, три блока памяти, первый сумматор, генератор тактовых импульсов, два счетчика, четыре элемента ИЛИ, первый триггер, реверсивный счетчик, формирователь импульсов, два элемента сравнения, два блока умножения, пять элементов И и блок интегрирования, информационные входы первого и второго аналого-цифровых преобраэовате" лей являются соответственно первым и вторым информационными входами устройства, выход генератора тактовых импульсов соединен с первым входом первого элемента И, выход второго элемента И соединен с первым входом первого элемента ИЛИ, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введены коммутатор, блок вычитания, регистр памяти, второй триггер и второй сумматор, выходы с первого по четвертый аналого-цифровых преобразователей соединены соответственно с информационными входами одноименных элементов памяти, адресные входы первого и второго из которых соединены с информационным выходом реверсивного счетчи< ка, выходы первого и третьего элементов памяти соединены соответственно с информационными входами первого и второго блоков памяти, выход второго элемента памяти соединен с первым информационным входом коммутатора и первым входом первого элемента сравнения, выход которого соединен с входом сброса первого триггера, с управляющим входом коммутатора и через формирователь импульсов — с первым входом второго элемента ИЛИ, прямой выход первого триггера соединен с первым входом третьего элемента И, второй вход которого соединен с прямым выходом второго триггера, инверсный выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с первыми входами пятого и второго элементов И и подключен к выходу первого элемента. И, второй вход которого со1361577

Составитель Е. Ефимова

Техред А.Кравчук Корректор А. Зимокосов

Редактор В. Бугренкова

Заказ 6292/49 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 единен с выходом второго элемента сравнения, первый вход которого соединен с выходом регистра памяти, второй вход соединен с первым входом первого сумматора и подключен к выходу первого счетчика, второй вход первого сумматора подключен к выходу четвертого элемента памяти, адресный вход которого соединен с одноименным входом третьего элемента памяти и подключен к выходу второго счетчика, выход переполнения реверсивного счетчика соединен с первыми входами третьего и четвертого элементов ИЛИ, с входом разрешения считывания с перI вого по третий блоков памяти, с вторым входом второго элемента ИЛИ, со счетным входом первого счетчика, входами сброса второго счетчика и блока интегрирования, выход которого является выходом устройства, выход четвертого элемента И соединен с установочным входом второго триггера, 25 со счетным входом второго счетчика,. с входом разрешения записи второго з блока памяти, с вторым входом четвертого элемента ИЛИ, с входом разрешения выдачи результата блока интегрирования, выход пятого элемента И соединен с суммирующим входом реверсивного счетчика, с входом разрешения записи первого блока памяти, с синхровходом второго сумматора, с вторым входом первого элемента ИЛИ, выход

35 которого соединен с входом разрешения записи третьего блока памяти, информационный вход которого соединен с выходом коммутатора, выходы текущей и предыдущей меток времени третьего блока памяти соединены соответственно с первым и вторым входами блока вычитания, выход которого соединен с первым входом первого блока умножения, второй вход которого соединен с выходом первого блока памяти, выход первого блока умножения соединен с информационным входом второго сумматора, вход сброса которого соединен с выходом четвертого элемента

ИЛИ, выход второго сумматора соединен с первым входом второго блока умножения, второй вход которого соединен с выходом второго блока памяти, выход второго блока умножения соединен с информационным входом блока интегрирования, выход первого сумматора соединен с вторым входом первого элемента сравнения и с вторым информационным входом коммутатора, выход. второго элемента И соединен с вычитающим входом реверсивного счетчика и вторым входом третьего эЛемента

ИЛИ, выход которого соединен с установочным входом первого триггера, инверсный выход которого соединен с вторым входом второго элемента И, выход третьего элемента И соединен с вторым входом пятого элемента И, информационные входы третьего и четвертого аналого-цифровых преобразователей являются первым и вторым входами меток времени устройства соответственно, выход второго элемента ИЛИ соединен с установочным входом второго триггера.