Устройство для распределения задач между процессорами

 

Изобретен|1е относится к вычислительной технике и предназначено для распределения задач между процессорами в мультипроцессорных системах . Цель изобретения - увеличение вероятности обслуживания за счет учета требуемого объема памяти при обслуживании задач. Устройство содержит регистры 11, 14, формирователь импульсов 10, два коммутатора 12,13, группы элементов И 15, элемент ИЛИ 16, элемент НЕ 9. 1 ил.

ССИО3 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (51) 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ13.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К A BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4090390/24-24 (22) 14.07.86 (46) 30.12.87. Бил. - 48 (72) С.Е.Карловский, Д.В.Подколзин, С.В.Криштопа, Э.В.Калинин, А.Н.Жменько и А.Н.Башкиров (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 866560, кл. G 06 F 9/46, 1981.

Авторское свидетельство СССР

N 1171791, кл. G 06 F 9/46, 1984. (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ

ЗАДАЧ МЕЖДУ ПРОЦЕССОРАМИ (57) Изобретение относится к вычислительной технике и предназначено для распределения задач между процессорами в мультипроцессорных системах. Цель изобретения — увеличение вероятности обслуживания за счет учета требуемого объема памяти при обслуживании задач. Устройство содержит регистры ll, 14, формирователь импульсов 10, два коммутатора

12,13, группы элементов И 15, элемент

ИЛИ 16, элемент НЕ 9. 1 ил.

1363207

Предлагаемое устройство относится к вычислительной технике и предназначено для распределения задач между процессорами в мультипроцессорных системах.

Цель изобретения — увеличение вероятности обслуживания задач за счет учета требуемого объема памяти при обслуживании задач.

На чертеже приведена структурная схема устройства.

Устройство содержит элемент И 1, элемент ИЛИ 2, блоки элементов И 3, группу сигнальных входов 4 устройства, группу информационных выходов

5 устройства, группу сигнальных выходов б устройства, группу сигнальных входов 7 устройства, блок 8 задания начальных условий, .элемент НЕ 9, формирователь 10 импульсов, регистр

11, коммутаторы 12, 13, регистры 14, группу элементов И IS, элемент ИЛИ

16.

Устройство работает следующим образом.

В исходном состоянии информация на группах входов 1, 2 и 3 устройства и на группах входов 4 и выходов б отсутствует. Регистры 11 и 14 обнулены, На группе выходов б устанавливаются нулевые сигналы. Нулевой сигнал на выходе элемента ИЛИ 2 действует на второй вход элемента И 1, на выходе которого нулевой сигнал

Q действует на вход формирователя 10.

В момент пуска устройства нулевой сигнал с выхода формирователя 10 поступает на вход элемента НЕ 9, где инвертируется. Единичный сигнал с выхода элемента HI"; 9 поступает на синхронизирующий вход регистра 8, разрешая запись на регистр 8.

Программа-планировщик операционной системы (ППОС) выдает информацию о задачах в блок 8 группы, причем выдается информация о количестве потребных страниц памяти для решения задачи, номер задачи, количество потребных для ее решения процессоров.

Количество потребных для решения задачи процессоров выдается в позиционном коде. Количество потребных для решения задачи страниц оперативной памяти выдается в позиционном коде, На группу входов поступают сигналы готовности процессоров к обслуживанию задачи. Единичиный сигнал озна5

1Г, 20

55 чает то, что процессор готов приступить к обслуживанию задачи, а нулевой процессор занят дообслуживанием другой задачи. Количество свободных для обслуживания задачи процессоров выдается в позиционном .коде, ИнАормация о количестве страниц оперативной памяти, готовых к обслуживанию задачи, поступает на группу входов 7 в позиционном коде, При работе данного устройства распределения задач между процессорами с учетом потребного процессорам объема памяти возможны 4 случая:

1) объем свободной памяти не меньше требуемого, количество свободных процессоров больше или равно требуемому;

2) объем свободной памяти меньше требуемого, количество свободных процессоров меньше требуемого;

3) объем свободной памяти меньше требуемого, количество свободных процессоров больше или равно требуемому;

4) объем свободной памяти не мень- ше требуемого, количество свободных процессоров меньше требуемого.

Для объяснения работы устройства целесообразно рассмотреть первый и третий случаи.

Формирователь 10 предназначен для выработки управляющего импульса и блокировки через элемент НЕ 9 блока

8 на время длительности цикла распределения задачи по свободным процессорам с учетом требуемого объема памяти. В исходном состоянии на входе формирователя действует нулевой сигнал с выхода закрытого элемент

И 1. На выходе формирователя 10 действует нулевой сигнал, который действует на синхронизирующие входы регистра 14» синхронизирующий вход регистра 11, не изменяя их состояния и не блокируя запись информации, а также на входы блоков элементов И 3, запирая их. Такое состояние Аормирователя сохранится до момента, когда в системе будет иметься требуемое количество свободных процессоров и страниц оперативной памяти для решения данной задачи, т.е. когда элемент И 1 откроется и на вход формирователя 10 пос:упит единичный сигнал.

Единичный сигнал со входа Аормирователя поступает на выход Аормировате ля 10, с которого он подается на

13632 вход элемента НЕ 9 и синхронизирующие входь| регистра 14 и регистра 11.

Единичный сигнал подается также на входь1 блоков элементов И 3 и на вторые входы элементов И 15. По положительному переходу единичного сигнала в регистре 11 и в регистре 14 происходит динамическое стирание информации по распределенной задаче, — 10 деление которой происходит через группу элементов И 15 и группу блоков элементов И l9 по разрешающему единичному сигналу с формирователя 10.

По окончании цикла распределения 15 формирователь 10 возвращается в исходное нулевое состояние. При этом с выхода элемента НЕ 9 на вход синхронизации блока 8 поступает единичный сигнал, по переднему фронту которого 20 происходит динамическая запись новых данных в блок 8.

На входь| коммутаторов 1?,13 поступают позиционные коды количества потребных для решения задачи процес- 26 соров (страниц оперативной памяти).

Единичные сигналы с вьгходов коммутатора 13 поступают на входы элемента ИЛИ 16, на управляющие входы соответствующего блока элементов И 3 и 30 на информационные входы регистра 14 в те разряды, которые соответствуют назначснным на распределение задачам.

Единичные сигналы с выходов коммутатора 12 поступают на первые входы З6 элементов И 15 и на входы элемента

ИЛИ 2, на выходе которого появляется единичный сигнал, поступающий на второй вход элемента И 1, на первом входе которого действует единичный 40 сигнал с выхода элемента ИЛИ 16. Следовательно, на выходе элемента И 1 и на входе формирователя 10 будет действовать единичный сигнал. По единичному сигналу на входе формиро- дб ватель сформирует единичный сигнал на выходе, который поступает на входы блоков элементов И 3. Блоки эгементов И 3, соответствующие назначенным дпя решения задачи процессо- 50 рам, открываются и код номера задачи из блока 8 поступает в назначенные. процессоры, которые начинают решение задачи. По окончании цикла распределения единичный сигнал .с выхода формирователя 10 снимается и, если требования задачи полностью удовлетворены, на выходе элемента НЕ 9 появляется единкчный си-нал, который подается

О/

4 на тактовый вход регистра 14, на третьи входы блоков элементов И 3, на вторые входы элементов И 15 и на тактовый вход регистра 11, разрешая обнуление информации по задаче и сведений о состоянии процессоров системы в регистре 14.

Рассмотрим случай, когда объем свободной памяти меньше требуемого, количество свободных процессоров больше или равно требуемому. Тогда работа устройства будет аналогична до того момента, пока коммутаторы

12, 13 не выдают единичные сигналы на свои выходы. В этом случае единкчный сигнал на выходе элемента И 1 формироваться не будет и формирователь не будет формировать импульс, Следовательно, обнуление информации в блоке 8, регистре 11 не будет. Блоки элементов И 3, соответствующие назна 1 ченным для решения задачи процессором, будут заперты нулевым сигналом по управляющим входам, соединенным с выходом формирователя 10. Код номера из блока 8 на процессоры поступать не будет. Задача остается не обслуженной до изменения состояния системы, т.е. до тех пор, пока в регистре

11 не будет записано требуемое число страниц оперативной памяти.

Формулаизобретения

Устройство для распределения задач между процессорами, содержащее два регистра, элемент И, группу блоков элементов И, блок задания начальных условий, формирователь импульсов, первый коммутатор, первый элемент

ИЛИ, группу элементов И, причем группа информационных входов первого регистра является первой группой сигнальных входов устройства, выходы группы выходов первого регистра соединены с одноименными входами первой группы информационных входов первого коммутатора, выходы группы выходов первого коммутатора соединены с одноименными входами группы входов обнуления первого регистра и с первыми управляющими входами одноименных блоков элементов И группы, группы выходов блоков элементов И группы являются группами информационных выходов устройства, группы информационных входов блоков элементов И группы соединены с первой группой выходов блока задания начальных усло207

Составитель Г.Пономарева

Редактор А.Долинич Техред А.Кравчук Корректор Г.Решетник

Заказ 6363/40 Тираж 671 Подписное

ВНИИПИ Государственного комитета -СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

5 1363 вий, о т л и ч а ю щ е е с я тем, что, с целью увеличения вероятности обслуживания задач за счет учета требуемого объема памяти при обслужи" ,5 вании задач, в него введены второй коммутатор, второй элемент ИЛИ и элемент НЕ, причем группа информационных входов второго регистра является второй группой сигнальных входов 10 устройства, выходы элементов И группы подключены к группе входов обнуления второго регистра и является группой сигнальных выхддов устройства, вторая группа информационных входов первого коммутатора подключена к второй группе выходов блока задания началь ных условий, первая группа информационных входов второго коммутатора подключена к третьей группе выходов 20 блока задания начальных условий, вторая группа информационных входов второго коммутатора подключена к группе выходов второго регистра, каждый выход группы выходов второго коммутатора подключен к первым входам одноименных элементов И группы и к входам первого элемента ИЛИ, вторые входы элементов И группы, а также второй управляющий вход каждого блока элементов И группы, синхронизирующие входы первого и второго регистров подключены к выходу формирователя импульсов, выход первого элемента ИЛИ подключен к первому входу элемента

И, второй вход которого подключен к выходу второго элемента ИЛИ, входы которого подключены к выходам первого коммутатора, выход элемента И подключен к входу формирователя импульсов, выход которого через элемент НЕ подключен к синхронизирующему входу блока задания начальных условий.