Устройство для контроля последовательности чередования аналоговых сигналов

 

Изобретение может быть использовано в тренажерах с жестким алгоритмом работы оператора. Цель изобретения - расширение области применения путем контроля последовательности устранения ошибки в чередовании аналоговых сигналов (ЧАС). Устройство содержит группу из блоков 1-1-1-N обработки аналоговых сигналов каждый из которых состоит из элемента НЕ 2, элемента И 3 и D-триггера 4, группу из N элементов И-НЕ 5-1 - 5-N, элементы И-НЕ 6 и 7, генератор 8 импульсов и блок 8 индикации, состоящий из светодиода 10 и резистора 11. При неправильном исправлении ошибок в последовательности ЧАС, когда не снимаются низкие уровни с сигналов с последующих ошибочно включенных сиг- - нальных входов устройства, а сразу же подаются низкие уровни сигналов на пропущенные предьщущие сигнальные входы устройства, светодиод 10 продолжает сигнализировать об опшбке в последовательности ЧАС. 1 ил. сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1363494 А1 и> 4 Н 04 В 3/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4117350/24-09 (22) 20.05.86 (46) 30.12.87. Бюл. N1 48 (72) В.А.Степкин, С.В.Жердев, Е.П.Демин и Н.А.Серегин (53) 621.395.664(088.8) (56) Авторское свидетельство СССР

Р 680183, кл. Н 04 В 3/46, 1977, Авторское свидетельство СССР

Р 1099394, кл. Н 04 В 3/46, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ЧЕРЕДОВАНИЯ АНАЛОГОВЫХ.

СИГНАЛОВ (57) Изобретение может быть использовано в тренажерах с жестким алгоритмом работы оператора. Цель изобретения — расширение области применения путем контроля последовательности устранения ошибки в чередовании аналоговых сигналов (ЧАС). Устройство содержит группу из блоков

1-1-1-N обработки аналоговых сигналов каждый из которых состоит из элемента

НЕ 2, элемента И 3 и D-триггера 4, группу из N элементов И-НЕ 5-1 — 5-N элементы И-НЕ 6 и 7, генератор 8 импульсов и блок 8 индикации, состоящий из светодиода 10 и резистора 11.

При неправильном исправлении ошибок в последовательности ЧАС, когда не снимаются низкие уровни с сигналов с последующих ошибочно включенных сиг»-. нальных входов устройства, а сразу же подаются низкие уровни сигналов на пропущенные предыдущие сигнальные входы устройства, светодиод 10 продолжает сигнализировать об ошибке в последовательности ЧАС. 1 ил.! 363494

Изобретение относится к технике контроля систем связи и может быть использовано, в частности, в тренажерах с жестким алгоритмом работы оператора.

Цель изобретения — расширение области применения путем контроля последовательности устранения ошибки в чередовании аналоговых сигналов. 10

На чертеже представлена электрическая структурная схема устройства для контроля последовательности чередования аналоговых сигналов.

Устройство для контроля последа- 15 вательности чередования аналоговых сигналов содержит группу N блоков

1-1 — 1-N обработки аналоговых сигналов, кадлый из которых состоит из элемента НЕ 2, элемента И 3 и 20

D-триггера 4, группу из N элементов И-НЕ 5-1 — 5-N первый элемент И-НЕ 6, второй элемент И-НЕ 7, генератор 8 импульсов и блок 9 индикации, состоящий из светодиода 10 и резистора 11.

Устройство для контроля последовательности чередования аналоговых сигналов работает следующим образом.

В исходном состоянии на всех входах блоков 1-1 — 1-N обработки анало- З0 гового сигнала присутствуют высокие .уровни входных аналоговых сигналов.

Поэтому D-триггеры 4. за счет наличия на их входах установки нуля высоких потенциалов находятся в нулевом сос- 35 таянии. При этом на их инверсных выходах присутствуют потенциалы "1", а на прямых выходах присутствуют потенциалы "0".

На.выходах инверторов 2 присут- 40 ствуют потенциалы "0", поэтому на выходах элементов И-НЕ 5-1 — 5-N-формируются потенциалы "1" которые пос" тупают на входы первого элемента

И-НЕ 6, что вызывает формирование на 45

его выходе потенциала "0". Соответственно на выходе второго элемента

И-НЕ 7 присутствует потенциал 1" и светодиод 10 блока 9 индикации не горит. На выходе элемента И 3 блока б0

1-1 обработки аналогового сигнала присутствует потенциал "1" за счет наличия "1" на его другом входе.

При поступлении на сигнальный вход низкого уровня аналогового сигнала снимается блокировка с К-входа

Г-триггера 4 и с задержкой на время срабатывания элемента HE 2 на С-входе D-триггера формируется логический перепад, по которому D-триггер 4 срабатывает, так как íà его информационном входе присутствует потенциал

l I 1!

1 с выхода элемента И 3, что вызывает появление " 1" на втором выходе блока 1-1 обработки аналогового сигнала. Однако сигнал на выходе элемента И-HE 5-1 не меняется и светодиод

10 блока 9 индикации, сигнализирующий об ошибках в последовательности чередования аналоговых сигналов, не горит.

При включении D-триггера 4 блока

1-1 обработки аналогового сигнала срабатывает элемент И 3 блока 1-2 обработки аналогового сигнала, который Формирует потенциал "1" на 0-входе D-триггера 4 блока 1-2, который включается при появлении низкого уровня на сигнальном входе. При этом формируется сигнал "1" на выходе блока 1-2 обработки аналогового сигнала, по которому элемент И 3 блока

1-3 обработки аналогового сигнала, формирует на входе D-триггера 4 блока

1-2 и сигнал "О" на выходе блока 1-2 обработки аналогового сигнала. Однако сигнал на выходе элемента И-НЕ. 5-2 не меняется и светодиод 10 блока 9 индикации, сигнализирующий об ошибках в последовательности чередавания аналоговых сигналов, не горит.

Таким образом, при соблюдении заданной последовательности поступления аналоговых сигналов происходит срабатывание Р-триггеров 4 в блоках 1-1

1-N в соответствии с заданной последовательностью и светодиод 10 блока

9 индикации не загорается.

При выпадении из контролируемой последовательности чередования аналоговых сигналов сигнала, например, на выходе блока 1-2 и при появлении низкого уровня на входе блока 1-3 (ошибочное включение) формируется сигнал "О" на выходе элемента И-HE

5-2, который вызывает появление уровня 1 на выходе первого элемента

И-HE 7, разрешающий прохождение импульсов тактовой частоты с выхода генератора 8 импульсов на выход второго элемента И-НЕ 7. При этом светодиод 10 блока 9 индикации начинает периодически загораться с частотой, равНой частоте импульсов генератора

8, сигнализируя тем самым о выпадении из заданной последовательности предыдущего сигнала. Однако включения

1363494

D-триггера 4 блока 1-3 обработки аналогового сигнала при этом не происходит за счет наличия потенциала

"0" на входе блока 1-3 обработки

5 аналогового сигнала с прямого выхода

D --триггера 4 блока 1-2, что блоки-, рует последующие входы устройства °

При подаче, например, низкого уровня сигнала на вход блока 1-4 обработки 10 аналогового сигнала формируется "0" на выходе элемента И-НЕ 5-3, который дублирует ранее допущенную ошибку, зарегистрированную по выходу элемента И-НЕ 5-2. 15

Таким образом, при выпадении каких-либо аналоговых сигналов из заданной последовательности их поступления нарушения в последовательности чередования сигналов определяются 2р по мигающему с частотой низкочастотного генератора 8 импульсов светодиода 10 блока 9 индикации.

Для правильного исправления ошибки в последовательности чередования сиг- 25 налов необходимо снять низкий уровень напряжения с сигнального входа блока 1-3. При этом срабатывает элемент И 3 блока 1 -2 обработки аналогового сигнала формирует на информа- 3р ционном входе D òðèããåðà 4 блока 1-2 потенциал "1". 3а счет наличия потенциала "0" на выходе блока 1-3 обработки аналогового сигнала (прямом выходе Э-триггера 4) формируется "1" 35 на выходе элемента И-НЕ 5-2 и мигание светодиода 10 блока 9 прекращается. При поступлении на пропущенный сигнальный вход блока 1-3 низкого уровня аналогового сигнала включа- 40 ется D-триггер 4 блока 1-2 формирует высокий уровень сигнала на входе блока 1-3 обработки аналогового сигнала со стороны прямого выхода

D-триггера 4 блока 1-2, который при 45 последующем поступлении низкого уровня сигнала по входу блока 1-3 разрешает включение D-триггера 4 блока 1-3 обработки аналогового сигнала.

Таким образом, ошибка в очередности 5р поступления аналоговых сигналов исправлена.

При неправильном исправлении ошибки, когда не снимается низкий уровень напряжения с сигнального входа блока

1-3, а разу же подается на пропущенный сигнальный вход блока 1-2, D-триггер 4 блока 1-2 не включается за счет наличия на его D-входе потенциала

"0" с выхода элемента И 3 блока 1-2.

Поэтому на выходе элемента И-НЕ 5-2 продолжает удерживаться потенциал "0" и светодиод 10 блока 9 продолжает периодически загораться с частотой генератора 8 импульсов.

Таким образом, при неправильном исправлении ошибок в последовательности чередования аналоговых сигналов, когда не снимаются низкие уровни сигналов с последующих ошибочно включенных сигнальных входов устройства, а сразу же подаются низкие уровни сигналов на пропущенные предыдущие сигнальные входы устройства, светодиод продолжает сигнализировать об ошибке в последовательности чередования аналоговых сигналов.

Формула изобретения

Устройство для контроля последовательности чередования аналоговых ,сигналов, содержащее группу из N блоков обработки аналоговых сигналов, первые входы которых являются группой входов устройства для контроля последовательности чередования аналоговых сигналов, а вторые входы каждого из которых, кроме N-ro, объединены с первыми входами последующих блоков обработки аналоговых сигналов, группу из N элементов И-НЕ, первые входы которых соединены с первыми выходами одноименных блоков обработки аналоговых сигналов, генератор импульсов и блок индикации, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения путем контроля последовательности устранения ошибки в чередовании аналоговых сигналов, введены последовательно соединенные первый элемент И-НЕ, входы которого соединены с выходами группы из N. элементов И-HE и второй элемент

И-HE другой вход которого соединен с вьгходом генератора импульсов, а выход соединен с входом блока индикации, при этом вторые входы групп из

N элементов И-НЕ, кроме N-ro соединены с вторыми выходами последующих блоков обработки аналоговых сигналов, второй вход N-ro элемента И-НЕ соединен с общей шиной устройства, третьи выходы блоков обработки аналоговьгх сигналов, кроме N-го соединены с третьими входами последующих блоков обработки аналоговых сигналов, каж1363494

6 дый иэ которых содержит элемент НЕ, С-вход которого соединен с выходом вход которого является первым входом элемента НЕ и является вторым выходом блока обработки аналогового сигнала, блока обработки аналогового сигнала, . элемент И, первый вход которого, кро- R-вход которого объединен с входом ме N-ro блока обработки аналогового элемента НЕ, а В-вход соединен с сигнала, является вторым входом .бло- выходом элемента И, второй вход котока обработки аналогового сигнала, рого в первом блоке обработки аналовторой вход, кроме первого .блока об- гового сигнала и первый вход в N-м работки аналогового сигнала, являет- о блоке обработки аналогового сигнала ся третьим входом блока. обработки является сигналом задания уровня аналогового сигнала, и D-триггер, логической единицы.

Составитель Э. Борисов

Редактор Т, Лаэоренко Техред М.Ходанич Корректор С. Черни

Заказ 6382/55 Тираж 636 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4