Аналоговое запоминающее устройство

 

Изобретение относится к вычислительн ой технике, в частности к запоминающим устройствам, и может быть использовано в блоках сопряжения цифровых устройств с аналоговыми„ Цель изобретения - повышение быстродействия , помехоза1 1лщенности и расширение области применения устройства за счет создания режима регенерации информации внешним сигналом достигается введением в устройство элементов за:держки, триггеров, элемента И, Изобретение относится к вычислительной технике, в частности к запоминающим устройствам,-и может быть использовано в блоках сопряжения цифровых устройств с аналоговыми. Целью изобретения является повышение быстродействия, помехозащищенности и расширение области применения за счет создания режима регенерации информации внешним сигналомi На чертеже представлена функциональная схема предложенного устройства . инвертора, одновибратора и элемента ИСКПЮЧАЮПЩЕ ИЛИ и их связей с известными блоками. По сигналу Запись на входе 16 в счетчик 5 записывается адрес канала устройства, с выхода которого он поступает на блок 4 оперативной памяти и на коммутатор 2. После задержки элементом 7 сигнал поступает на входы триггера 9 и блока 4 и вызывает установку триггера в единичное состояние и запись цифровой информа11;ии в блок 4, с выхода которого она поступает на преобразователь 3. Момент установки триггера 9 в единичное состояние определяется элементом 6 задержки. При появлении сигнала на входе разрешения коммутатора 2 им вырабатывается сигнал разрешения, который вызывает подключение соответствую ющего блока 1 к преобразователю 3. .Режим регенерации организован триггерами 10, 9, одновибратором 11, элементом 6 задержки, элементами 12 и 13 и инвертором 14. 1 ил. Устройство содержит блоки 1 аналоговой памяти, коммутатор 2, 1щфроаналоговый преобразователь 3, блок 4 оперативной памяти, счетчик 5, элементы 6, 7 и 8 задержки, триггеры 9 и 10, одновибратор 11, элемент И 12, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 13, инвертор 14, информа11;ионный вход 15, адресный вход 16, вход 17 разрешения приема информации , вход 18 разрешения регенерации и выходы 19. Элемент 6 задержки выполнен программируемьм. Устройство работает в режимах, записи, регенерации и хранения. оэ 05 о CD 05

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1...SU,„, 1364093 (gg)g G 11 C 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

fO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Н А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 4034018/24 (22) 07.03.86 (46) 30.05.9 1. Бюп, Р 20 (72) С.Н .Щаромет и А.Г.Петухов (53) 681.327.66(088.8) (56) Авторское свидетельство СССР

В 660233, кл. Н 03 К 13/02, 1978.

Авторское свидетельство СССР

N - 883974, кл. Г 11 С 27/ОО, 1980. (54) АНАЛОГОВОЕ ЗАПОМИПА11111ГЕ

УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, н частности к запоминающим устройствам, и может быть использовано н блоках сопряжения цифровых устройств с аналоговыми.

Цель изобретения — повышение быстродействия, помехозащнщенности и расширение области применения устройства за счет .создания режима регенерации информации внешним сигналом достигается введением в устройство элементов задержки, триггеров, элемента И, Изобретение относится к вычислительной технике, н частности к запоминающим устройствам, -и может быть использовано н блоках сопряжения цифровых устройств с аналоговыми.

Целью изобретения является повышение быстродействия, помехозащищенности и расширение области применения за счет создания режима регенерации информации внешним сигналом.

На чертеже представлена функциональная схема предложенного устройства.

2 инвертора, одновибратора и элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ и их связей с известными блоками. По сигналу "Запись" на входе 16 в счетчик 5 записывается адрес канала устройства, с выхода которого он поступает на блок 4 оперативной памяти и на коммутатор 2. После задержки элементом 7 сигнал поступает на входы триггера 9 и блока 4 и вызывает установку триггера в единичное состояние и запись цифровой информации в блок 4, с выхода которого она поступает на преобразователь 3.

Момент установки триггера 9 н единичное состояние определяется элементом

6 задержки. При появлении сигнала на входе разрешения коммутатора 2 им вырабатывается сигнал разрешения, который вызывает подключение соответствующего блока 1 к преобразователю 3.

Режим регенерации организован триггерами 10, 9, однонибратором 11, элементом 6 задержки, элементами 12 и 13 и инвертором 14. f ил.

Устройство содержит блоки 1 аналоговой памяти, коммутатор 2, цифроаналоговый преобразователь 3, блок 4 оперативной памяти, счетчик 5, элементы 6, 7 и 8 задержки, триггеры 9 и 10 одновибратор 11, элемент И 12, элемент ИСКЛ1ЧА1 11 !ЕЕ ИЛИ 13, инвертор 14, информационный вход 15, адресный вход

16, вход 17 разрешения приема информации, вход 18 разрешения регенерации и выходы 19. Элемент 6 задержки выполнен программируемьм.

Устройство работает в режимах. записи, регенерации и хранения.

1 ЗГ) 4093

По сигналу "Запись" на входе 17 разрешения записи устройства в счетчик 5 записывается адрес канала устройства. С выхода счетчика 5 адрес . канала поступает на входы адреса блока 4 оперативной памяти и управления коммутатора 2. После задержки определяемой элементом 7 задержки, сигнал записи поступает на входы установки S триггера 9 и разрешения записи блока 4 оперативной памяти и вызывает установку триггера 9 в единичное состояние и запись цифровой ,информации, поступающей на входы 15 устройства, в ячейки памяти блока 4.

В результате на его выходах появляется цифровая информация, которая далее поступает на входы цифроаналогового преобразователя 3. По истечении времени t< на выходе цифроаналогового преобразователя 3 устанавливается аналоговая величина, соответствующая цифровой информации на входе 15 устройства, а по истечении времени С с момента установки триггера 9 в единичное состояние, которое определяется параметрами элемента 8 задержки, на входе разрешения коммутатора 2 появляется сигнал разрешения, который вызывает подключение соответствующего блока 1 аналоговой памяти к выходу цифроаналогового преобразователя 3, после чего происходит собственно запись аналоговой информации в блок аналоговой памяти, продолжающаяся до 35 появления сигнала по истечении времени t на выходе элемента 6 задержки, который вызывает по очереди: обну- ление триггера 9 и тем самым запирание ячеек памяти блока 4 оперативной 40 памяти, обнуление элемента 8 задержки и тем самым выкпючение коммутатора 2 по входу разрешения, обнуление элемента 6 задержки. Задним фронтом выходного сигнала элемента 6 задержки 45 запускается одновибратор I 1, передним фронтом которого обнуляется счетчик 5.

По заднему фронту выходного сигнала50 одновибратора 11 по истечении времени й4 процесс записи заканчивается, и устройство переходит в режим хранения. Время записи t> от начала им.пульса записи на входе 17 устройства 55 до установления аналоговой величины / на выходе блока 1 аналоговой памяти определяется t > = t, + + СЗ + t . при этом t > t< (< t< t> °

По сигналу включения регенерации на вхопе S второй триггер 10 устанавливается в единичное состояние и начинается процесс регенерации. При этом выходной сигнал триггера 10, поступающий на вход D непосредственно, а через логический элемент 13

ИСКЛЮЧАЮЩЕЕ ИЛИ на вход С триггера 9, устанавливает последний в единичное состояние, что вызывает появление сигнала на входе разрешения (выбор кристалла) блока 4 оперативной памяти, на выходе которого появляется цифровая информация, записанная в его ячейки памяти с нулевым адресом в соответствии с сигналами, поступающими с выхода счетчика 5 на входы адреса блока 4 оперативной памяти и входы управления коммутатора 2, благодаря чему подготавливается включение канала коммутатора 2 с нулевым адресом.

По истечении времени t элемента и

8 задержки на вход разрешения коммутатора 2 поступает сигнал, по которому к выходу цифроаналогового преобразователя 3 подключается блок 1 аналоговой памяти с нулевым адресом.

Начинается подзаряд запоминающего элемента блока 1 памяти. Время подзаряда t .определяется элементом 6 задержки и устанавливается сигналом, поступающим на его вход управления с триггера 10, так что t . c t

По истечении времени t> обнуляется триггер 9, что вызывает запирание ячеек памяти блока 4 оперативной памяти и коммутатора 2 по входу разрешения, а на выходе элемента 6 задержки устанавливается логический "Ноль"

1 что вызывает запуск одновибратора 11 сигналом с выхода логического инвертора 14. Передним фронтом сигнала с выхода одновибратора 11, подаваемого на счетный вход счетчика 5, содержание последнего наращивается на единицу, а задним фронтом того же сигнала, подаваемого на вход С триггера

9 через логический элемент 13 ИСКЛ1ЧАЮЩЕЕ ИЛИ, триггер 9 устанавливается в единичное состояние. С этого момента начинается регенерация аналоговой информации в канале с адресом 1. По окончании регенерации этого канала содержимое счетчика 5 опять наращивается на единицу, после чего производится регенерация в следующем канале. Таким образом будет происходить регенерация последовательно всех кана5 136093

6 лов устройства до появления на выхо- торого соединены с информационными де переполнения счетчика 5 сигнала входами блоков аналоговой памяти, цифпереполнения. Этот сигнал, появляющнй- роаналоговый преобразователь, вход ся как реакция счетчика 5 íà переднии которого соединен с выходом блока опефронт сигнала одновибратора 11, обну ративной памяти, информационный вход

5 ляет триггер 10, инверсный выходной блока оперативной памяти является инсигнал которого, собранный по kf c ear формационным входом устройства, счетходным сигналом одновибратора 11 логи чик, о т л и ч а ю щ е е с я тем, ческим элементом И 12, обнуляет что, с целью повышения быстродействия, счетчик 5. На этом процесс регене- помехозащищенности и расширения обласрации каналов устройства заканчива- ти примен ения устройства за счет с оздается, и оно переходит в режим хране- ния режима регенерации информации внешним сигналом, в него введены элементы

Время регенерации t определяется 15 задержки, тРиггеРы, элементы И, инвертор, одновибратор и элемент ИСК1ВОЧА11ЩГЕ ИЛИ, выход которого соединен с

"р tZ -+ "З где N — количество каналов устройства, Выс тр од ейс т ви е пр едл ожен ног о ус тройства повьппается благодаря тому, что аналоговая величина на выходе соответствующего блока аналоговой памяти устанавливается непосредственно после записи цифровой информации в ячейки блока оперативной памяти за время, необходимое для установки аналоговой величины на выходе цифроаналогового преобразователя и смены аналоговой величины в блоке аналоговой памяти.

Кроме того, в режиме регенерации в предложенном устройстве происходит .только регенерация, т.е. возобновление аналоговой информации в каждом из блоков аналоговой памяти, на что необходимо время меньшее (в пределах одного канала), чем для ее смены. Таким образом, регенерация каналов в устройстве происходит быстрее, чем в прототипе, так как t c t . Уменьшение уровня помех в устройстве достигается за счет организации режима хранения, при котором в устройстве отсутствуют переключения.

Дополнительная возможность синхронизации процесса регенерации в устройстве обеспечивается наличием входа разрешения регенерации и организацией процесса регенерации с нулевого адреса устройства.

Формула и зобр ет ения

Аналоговое запоминающее устройство, содержащее блоки аналоговой памяти, выходы которых являются выходами устройства, коммутатор, выходы ковходом синхронизации первого триггера, прямой выход второго триггера соеди20 нен с управляющим входом первого элемента задержки, с информационным входом первого триггера и с первым вхо дом элемента ИСКЛРЧА1:)1 1ГГ ИЛИ, второй вход которого соединен с входом син25 хронизации счетчика, с первым входом элемента И и с выходом одновибратора, вход одновибратора соединен с выходом инвертора, вход которого соединен с выходом первого элемента задержки и

3п входом установки в "Ноль" первого триггера, вход установки в "Гдиницу" первого триггера соединен с выходом второго элемента задержки и входом разрешения записи блока оперативной памяти, вход разрешения выбора информации которого соединен с выходом первого триггера и входом третьего элемента задержки, выход третьего элемента задержки соединен с информа4О ционным входом первого элемента задержки и с первым управляющим входом коммутатора, второй управляющий вход которого соединен с адресным входом блока оперативной памяти и с информа4 ционным выходом счетчика, выход переполнения счетчика соединен с входом установки в "Ноль" второго триггера, инверсный выход которого соединен со вторым входом элемента И, выход

5О элемента И соединен с входом установки в "Ноль" счетчика, вход paspeшения приема информации счетчика является входом разрешения приема информации устройства и соединен с входом второго элемента задержки, выход цифроаналогового преобразователя соединен с информационным входом коммутатора, вход установки в "Гдиницу" вто. рого триггера является входом разре- l

1364093 равления режимом устройства, щения регенерации устройства, вход данных счетчика являешься входом упРедактор Е. Гиринская

Техред И.Дидык

Кор р ект ор С . 1Чекмар

Заказ 2561 Тираж 346 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101