Устройство для определения квантилей случайного процесса

 

Изобретение относится к автоматике и вычислительной технике и предназначено для определения статистических характеристик случайных процессов , в частности для определения медианы, квантилей и математического ожидания непрерывных случайных эргодических процессов. Цель изобретения - повьшение точности устройства.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИК (19) (11) А1

g1) 4 G 06 F 15/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4084780/24-24 (22) 09.07.86 (46) 07.01.88. Бюл. )) 1 (72) В.Д. Бабич, С.И. Сендеркин и А.А. Саидов (53) 681. 3 (088. 8) (56) Авторское свидетельство СССР

Ф 1012270, кл. С 06 F 15/36, 1981 °

Авторское свидетельство СССР

Ф 1198539, кл. С 06 F 15/36, 19S4. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

КВАНТИЛЕЙ СЛУЧАЙНОГО ПРОЦЕССА (57) Изобретение относится к автоматике и вычислительной технике и предназначено для определения статистических характеристик случайных процессов, в частности для определения медианы, квантилей и математического ожидания непрерывных случайных эргодических процессов. Цель изобретения — повьппение точности устройства.

1365095

Устройство содержит блок 1 сравнения, триггер 2 Шмитта, элементы И 3-9, 20, элементы ИЛИ 10, 11, элемент

НЕ 12, триггеры 13, 14, реверсивный счетчик 15, преобразователь 16 коднапряжение, генератор 17 тактовых импульсов, делители 18, 19 частоты, блок 21 задания значений квантилей, блок 22 формирования кодов чисел р-k и (1-p)k, преобразователи 23, 24 десятичного кода в двоично-десятичный, преобразователь 25 двоично-десятичноИзобретение относится к автоматике и вычислительной технике и предназначено для определения статистических характеристик случайных про5 цессов, в частности, для определения медианы, квантилей и математического ожидания непрерывных случайных эргодических процессов.

Цель изобретения — повышение точности устройства.

На чертеже представлена структурная схема устройства.

Устройство содержит блок 1 сравнения, триггер 2 Шмитта, первый 3, второй 4, третий 5, четвертый 6, пятый 7, шестой 8 и седьмой 9 элементы И, первый 10 и второй 11 элементы ИЛИ, элемент НЕ 12, первый 13 и второй 14 триггеры, реверсивный

20 счетчик 15, преобразователь 16 коднапряжение, генератор 17 тактовых импульсов, делитель 18 частоты, дополнительный делитель 19 частоты, дополнительный элемент И 20, блок 21 за-25 дания значений квантилей, блок 22 формирования кодов чисел р.k и (1-р).k содержит преобразователи 23 и 24 десятичного кода в двоично-десятичный, преобразователь 25 двоична-десятич- ч0 ного кода в двоичный шифратор 26.

Устройство работает следующим образом.

Случайный процесс x(t) подается на вход блока 1 сравнения, где проис- 35 ходит сравнение x(t) c опорным напряжением, полученным с выхода преобго кода н двоичный, шифратор 26. В устройстве использованы делители частоты, переменными коэффициентами деления которых являются целые числа.

При этом не возникают дополнительные шумы дробности и упрощается их техническая реализация. Устройство эффективно для определения уровня случайного сигнала, относительно которого случайный процесс находится ниже определенного процента времени наблюдения, 1 ил. разователя 16. Так как в начальный момент напряжение на выходе преобразователя 16 равно, нулю, то x(t) прямо поступает на вход триггера Шмитта 2.

Для определенности допустим, что х(г.) имеет положительное (или отрицатель»ое) мгновенное значение, тогда на единичном выходе триггера Шмитта 2 появляется логический сигнал "1" ("0"), который подается на вход элемента И 3 (4). Так как реверсивный счетчик 15 в начальный момент находится в нулевом состоянии, на выходе элемента И 7 имеется логический сигнал "1", который вместе с сигналом

"1" с прямого (инверсного) выхода триггера Шмитта 2 дает на выходе элемента И 3 (4) сигнал, который устанавливает первый триггер 13 в "1" ("0"). Сигнал на выходе элемента И 7 через элемент HJlH 10 устанавливает счетчик 15 в режим сложения, а также второй триггер 14 в "1", Сигнал "1" с единичного выхода второго триггера 14 поступает на вход седьмого элемента И 9 и открывает его. Одновременно с этим логический сигнал "0" с нулевого выхода второго триггера 14 поступает на вход шестого 8 и вход дополнительного 20 элементов И, закрывая их.

Импульс от генератора 17 пройдя открытый элемент И 9 и элемент ИЛИ 11, поступает на счетный вход счетчика 15 и записывает в счетчике 15 "1". Это запирает элемент И 7 и снимает разре1365095 шение с элементов 3, 4 и 10, но к этому времени первый триггер 13 уже находится в единичном (нулевом) состоянии и вместе с триггером 2, который тоже находится в единичном (нулевом) состоянии, образует на выходе элемента И 5 (6) сигнал, который через элемент ИЛИ 10 подается на вход суммирования счетчика 15, Содержимое счетчика 15 возрастает и наступает момент, когда на счетчик 15 поступает 2" импульсов и в младшем

10 разряде из старших m pазрядов с<«с «-<«««ка 15 появляется цифр» "1", которая 15 подается на вход преобразователя 16, на выходе которого вь«рабатывается единичная ступень опорного напр««жения соответств„t «t« H «to»»pt«o< Ttt L,.

Эта ступень напряжения подается нз 2п вход блока 1 сравнения. Процесс дальше продолжается аналогично описанному, только с той разницей, что на вход триггера 2 уже подается входной сигнал х(C)-L,, вместо x(C). Появ.зе- 25 ние "0" на выходе элемента И 7 не вызывает изменение с стояния второго триггера 14, поэтому описанный процесс нарастания (по абсолк тной велич и н е ) П „происходит l t p t и р ««и p ä t t - В О тельной подаче на счетный вход счетчика 15 импульсов максимально возможной частоты, форм««руемой на выходе генератора 17.

Как только x(t )-U,„ïîttåíÿ< ò знак, 35 в рассматриваемом сл .чае станет отрицательным (положительным), тр «ггер

2 перебрасывается в противоположное состояние, с.нимается разрешение с элемента 5 (6), с входа элемента 40

ИЛИ 10 и с выхода элемента НЕ 12 сиг« « нал 1 поступает на вход вычитания счетчика 15. Этот же сигнал подается на вход установки в нулевое состояние второго триггера 14, с нулевого вы- 45 хода которого сиг««ал "1" поступает на вход шестого 8 и вход дополнительного 20 элементов И, открывая их. На единичном выходе второго триггера появляется 0, который закрывает 50 седьмой элемент И 9, В дальнейшем управление работой элементов И 8 и

20 осуществляется логическими си налами, поступающими с выходов элемента

ИЛИ 10 и элемента НЕ 12, 55

Рассмотрим три режима работы устройства.

Режим 1. Определение медианы— квантили порядка р=0,50.

На выходах первого г«реобразовате««я десятичного кода в двоично-десятичный формируется параллельный код

0101, т ° е. "5", а на выходах второго преобразователя десятичного кода в двоично-десятичньп« формируется 000, т.е. "0". На выходах преобразователя двоично-десятичного кода н двоичный форм««руется двоичный код, соответствуя щий цифре р. k=50, т. е. 0110010.

Эт<.т коц поступает на входы зада: «е ко-эффи««««е««та деления делителя 18 «астоты, уста«<ав.<«ttt! t» e-. .v козфф«««ц«ент де. о<«ия равным 1<,=-50. В кодопреобразоватс ле осущеc Tf!. tÿåòся формирова «ttе aдвопчного кода, c оответствующего числ (1-p«, k=k-р.k=50 т, . 0110010.

Этот код пост упает на вход задания коэффиц««ента делекч«я дополните:«ьного дел.«тел» I 9 частоты, устанавливая его коэфф«.ц«н нт де.«е«и«я k =50, При этом на с «с тный вход с «етчика 15 поступа— ют импульсы о, ной и той же частоты.

Если значен««е медианы процесса положитель»о, то реж««>1 с:«ожеш«я по времени преобладает над временем вычитания

t< содержимое m старших разрядов счетч .:. а 15 «<озрастает до тех пор, пока содеэржимое этих разрядов не станет равным значе««ию медиа«ы. Когда наступает равенство, т. е. алгебраическая сумма количества импульсов N, «оступа сщих tta с; т «ик 15, колеблется в

11 дианазо :е 0-М-Z,,содержимое т старших разряд<<«< не меняется

Режим 2. Определение квантили р 0,5, напр«««|ер р=0,25.

На выходах первого преобразователя десятичного кода в двоично-десятичный формируется параллельный двоич ый код 0010, т.е. "2", а на выходах второго преобразователя десятичного кода в дво «чно-десятичный формируется 0101, т.е. "5". На выходах преобразователя двоично-дестичного кода в дво««чный форм««руется двоичный параллельный код, соответствующий числу р. k.=25, т. е. 0011001. Коэффициент делен««я делителя частоты устанавливается равным k,=25. В кодонреобраэователе осуществляется формирование двоичного кода, соответствующего числу (1-р).k=k-p.k=75, т.е. 1001011.

"-:îò код поступает на вход дополнительного делителя 19 частоты, устанавливая его коэффициент деле.ния

1 =-?5. При этом на счетный вход счетчика 15 в режиме вычитания поступает

1365095 импульсная последовательность с частотой f,:25 с выхода делителя 18 частоты. Это обеспечивается подачей сигнала "1" с выхода элемента НЕ 12 (в режиме вычитания) на вход шестого элемента И 8, который(вместе с "1" с нулевого выхода второго триггера

14) открывает его. В режим суммирования логический сигнал "1" с выхода первого элемента ИЛИ 10 поступает на вход дополнительного элемента И 20 и (вместе с "1" нулевого выхода второго триггера 14) открывает его. На счетный вход счетчика 15 поступает импульсная последовательность с частотой f :75.

В установившемся режиме код т тарших разрядов реверсивного счетчика 15 дает оценку квантили р=0,25.

Режим 3 ° Определение квантили ря0,5, например р=0,85.

На выходах блока формирования р.k и (1-р).k кодов 22 формируются двоичные параллельные коды, соответствующие р.k=85, т.е. 1010101, и (1-р).k=15, т.е. 0001111. Эти коды устанавливают коэффициенты деления делителя 18 частоты и дополнительного делителя 19 частоты соответственно равным k,=85 и k,,=15 (заметим, что k +k всегда равно k, или k,+k =

=k=100) . При этом на счетный вход счетчика 15 в режиме вычитания поступает более низкая частота, чем в режиме суммирования, В остальном устройство работает аналогично режиму 2.

Ф о р м у л а и з о б р е т е н и я

Устройство для определения квантилей случайного процесса, содержащее блок сравнения, триггер Шмитта, два триггера, семь элементов И, два элемента ИЛИ, элемент НЕ, преобразователь код-напряжение, реверсивный счетчик, генератор тактовых импульсов делитель частоты и блок задания значения квантили р, причем первый вход блока сравнения является первым информационным входом устройства, второй вход блока сравнения соединен с выходом преобразователя код-напряжение, выход блока сравнения подключен к входу триггера Шмитта, единичный выход которого соединен с первыми входами первого и второго элементов

И, а нулевой выход триггера Шмитта соединен с первыми входами третьего и четвертого элементов И, второй вход первого элемента И соединен с вто10

40 45

55 рым входом третьего элемента И и подключен к выходу пятого элемента И, выходы первого и третьего элементов

И подключены соответ твенно к входам установки в "1" и в "0" первого триггера, единичный и нулевой выходы которого соединены соответственно с вторыми входами второго и четвертого элементов И, выходы второго, четвертого и пятого элементов И подключены к первому второму и третьему входам первого элемента ИЛИ соответственно, выход которого соединен с входом суммирования реверсивного счетчика, вход вычитания которого соединен через элемент HF. с выходом первого элемента

ИЛИ, входы пятого элемента И соединены с выходами нулевого значения соответствующего разряда реверсивного счетчика, вход первого разряда преобразования код — напряжение соединен с единичным выходом первого триггера, вход i-го разряда (i=2,3,..., (m+1), гце тп — заданная разрядность кода квантили) преобразователя код напряжение соединен с единичным выходом (n+i)-го разряда (и — заданная разрядность округления кода квантили, натуральное число) реверсивного счетчика, выход элемента НЕ соединен с входом установки в "1" второго триггера, вход установки в "0 которого соединен с выходом пятого элемента И, инверсный выход второго триггера соедш ен с первым входом шестого элемента И, второй вход которого соединен с выходом делителя частоты, информационный вход которого соединен с выходом генератора тактовых импульсов H с пеpBbM BYîäoì седьмого элемента И, выходы шестого и седьмого элементов И соединены -.îîòâåòñòâåííî с первым и вторым входами второго элемента ИЛИ, выход которого соединен со счетным входом реверсивного счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены дополнительный делитель частоты, дополнительный элемент И, блок формирования кодов чисел р.k и (1-p) k (где р — значение квантили, натураль6 ное число, k-/О, максимальное значение коэффициента деления делителя частоты и дополнительного делителя частоты, 1 — натуральное число), содержащий 1 преобразователей десятичного кода в двоично-десятичный, преобразователь двоично-десятичного коСоставитель В. Орлов

Редактор М. Бланар Техред И.Верес Корректор С. Черни

Заказ 6612/43 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

13650 да в двоичный и шифратор, причем разрядные входы преобразователей десятичного кода в двоично-десятичный являются входами задания значений соот5 ветствующих десятичных разрядов блока формирования кодов чисел р.k u (1-р) k, разрядные выходы преобразователей десятичного кода в двоичнодесятичный соединены с соответствующими разрядными входами преобразователя двоично-десятичного кода в двоичный, разрядные выходы которого соединены с разрядными входами шифратора и являются разрядными выходами 16 кода р.k блока формирования кодов чисел р 1с и (1-р) k» разрядные выходы шифратора являются разрядными выходами кода (1-р) k блока формирования кодов чисел р.k z (1-p) k, раз- 20 рядные выходы блока задания значения квантили соединены с входами задания значений соответствующих десятичных

95 8 разрядов блока формирования кодов

p k и (1-р) k, разрядные выходы кода

p k и кода (1-р) k которого соединены соответственно с входами задания коэффициента деления делителя частоты н дополнительного делителя частоты, информационный вход которого соединен с выходом генератора тактовых импульсов, выход дополнительного делителя частоты соединен с первым входом дополнительного элемента И, второй вход которого соединен с входом суммирования реверсивного счетчика, вход вычитания которого соединен с третьим входом шестого элемента И, инверсный выход второго триггера соединен с третьим входом дополнительного элемента И, выход которого соединен с вторым входом второго элемента

ИЛИ, прямой выход второго триггера соединен с вторым входом седьмого элемента И.