Делитель частоты с дробным коэффициентом деления
Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот. Цель изоб- / / и ретения - повьшение быстродействия - достигается за счет уменьшения числа элементов в цепи управления блоком блокировки одного импульса. Для этого в делитель частоты, содержащий блок 1 блокировки одного импульса, входную шину 2, пересчетные блоки 3, 6 и 7, выходную шину, дополнительно введены регистр 5 и запоминающее устройство 8. Емкость запоминающего устройства зависит от числа t верных знаков после запятой в коэффициенте деления и при десятичной системе счисления Составляет Р 10 бит. 1 ил. и (Л
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН (19) (11) А1 (51)4 Н 03 К 23 64
1 ,1
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
1 f
Я ««« «
° «В
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4042 139/24-21 (22 ) 24. 03. 86 (46 ) 15. 01. 88. Бюл. Ф 2 (72) N.È.Ðoìàíîâñêèé, В.С.Александров и Г.А.Шилкин (53) 621.374 (088.8) (56) Авторское свидетельство СССР
У 822379, кл. H 03 К 23/64, 09.07.79.
Авторское свидетельство СССР
Ф 534038, кл. H 03 К 23/64, 13.06.75. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ДРОБНЫИ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ (57) Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот. Цель изобретения - повьппение быстродействия— достигается за счет уменьшения числа элементов в цепи управления блоком блокировки одного импульса. Для этого в делитель частоты, содержащий блок 1 блокировки одного импульса, входную шину 2, пересчетные блоки
3, 6 и 7, выходную шину, дополнительно введены регистр 5 и запоминающее устройство 8. Емкость запоминающего устройства зависит от числа t верных знаков после запятой в коэффициенте деления и при десятичной системе счисления составляет P = 10 бит.
1 ил.
1367153 дующего импульса на выходе блока 6 код с выхода устройства. 8 записывает» ся в регистр 5. Импульсы с шины 4, поступая на тактовый вход регистра 5, образуют на его выходе управляющую последовательность импульсов для блока 1.
Коэффициент m пересчета блока 6 выбирает.ся равным числу разрядов устройства 8.и регистра 5; величина этого коэффициента увеличивается с уменьшением быстродействия устройства 8, Емкость устройства 8 зависит от числа 1 верных знаков после запятой в коэффициенте деления и (при десятичной системе счислении) составляет P = 10 бит.
Порядок расстановки управляющих бит может быть произвольным и определяется разработчиком при програм" мировании запоминающего устройства
8 в. зависимости от допустимых фазо» вых флюктуаций выходного сигнала устройства. Например нужно реализовать К 10,787, откуда N 10, С = 3, огда Р 10 = 10 бит.
Пусть ш = 4, т.е. запоминающее устройство 8 имеет .организацию 250 слов по 4 разряда. K = 10;787 означает, чт о из тысячи циклов 787 раз устройство должно делить на 11 .(N+l ) и 213 раз на 10 (N), т.е. (0+1)К + Б 1
1+К (10+1)787 + 10 х 213 ,787 + 213 (0+1)К+И 1
К+1 где N †. коэффициент пересчета блока 40
3 (ближайшее целое число меньше К );
1 — число циклов деления с коэффициентом N;
К - число циклов деления с коэф- 45 фициентом N+l.
Последовательность установки коэффициентов деления Б и N+1 определяется последовательностью управляющих импульсов, поступающих на управляющий вход блока 1 с выхода регистра
5; вид указанной последовательности импульсов определяется кодом на вы ходе устройства 8.
Допустим, что в блоке 7 установлен код п-ro адреса устройства 8. С этого момента начинается выборка кода, хранящегося в устройстве 8 по указанному адресу. С появлением сле8657 + 2130
10 787.
Таким образом, быстродействие устройства определяется быстродействием одного триггера регистра.
Формула изобретения
Делитель частоты с дробным коэффициентом деления, содержащий блок блокировки одного импульса, тактовый вход которого соединен с входной шиной, выход - через первый пересчетный блок с выходной шиной, второй пе ресчетный блок, вход которого соединен с тактовым входом третьего пересчетного блока, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введены запоИзобретение относится к импульсной технике и может быть использовано в синтезаторах частот.
Цель изобретения - повышение быстродействия за счет уменьшения числа элементов в цепи управления блоком блокировки одного импульса.
На чертеже приведена электрическая структурная схема делителя час- 10 тотн с дробным коэффициентом деления.
Устройство содержит блок 1 блокировки одного импульса, тактовый вход которого соединен с входной шиной 2, выход - с тактовым входом первого 1-" пересчетного блока 3, выход которого соединен с выходной шиной 4, и с тактовыми входами регистра 5 и второго пересчетного блока 6, управляю щий вход регистра 5 соединен с выхо- 20 дом второго пересчетного блока 6 и с тактовым входом третьего пересчет ного блока 7, выходы которого соеди- иены с адресными входами запоминающего устройства 8, информационные входы регистра 5 соединены с выходами запоминающего устройства 8.
Устройство работает. следующим образом.
Коэффициент деления устройства равен К = Nsx /Nebr ., где Ые„и
Ng,g - число импульсов на шинах со» ответственно 2 и 4 за один и тот же промежуток времени. В случае когда
К число не целое, его можно предс- 35 тавить в виде
1367153
Составитель А. Соколов
Техред Л.Сердюкова Корректор М.Пожо
Редактор Т.Лазоренко
Тираж 928 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
1 13035, Москва, Ж-35, Раушская наб., д.4/5
Заказ 6850/55
Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4 минающее устройство и регистр, выход которого соединен с управляющим входом блока блокировки одного импульса, информационные входы - с выходами запоминающего устройства, адресные входы которого соединены с выходами третьего пересчетного блока, тактовый вход которого соединен с управляющим входом регистра, тактовый вход кото5 рого соединен с тактовым входом второго пересчетного блока и с выходной шиной.
