Устройство для вычисления булевых производных

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении систем тестового и аппаратурного контроля цифровых устройств. Цель изобретения состоит в расширении функциональных возможностей за счет ориентированного и неориентированного дифференцирования булевой функции по k переменным (k I, п, где п - число переменных). Устройство содержит две группы входов 1, 2, два коммутатора 3, 4, группу элементов НЕРАВНОЗНАЧНОСТЬ 5, два сдвиговых регистра 6, 7, блок вычислений 8, блок памяти 9. На группы входов подаются соответственно вектор истинности и двоичный код, записываемый в сдвиговые регистры , который определяет для каждой переменной необходимость дифференцирования , а также тип производной. Полный цикл функционирования устройства составляет п тактов (п - число переменных). Счетчик хранит номер текущего такта и управляет работой пер вого коммутатора, на выходах которого в первом такте имеет место вектор истинности, а в последующих тактах - преобразованный вектор с вькодов блока памяти. Преобразования осуществляются группой элементов НЕРАВНОЗНАЧНОСТЬ , если дифференцирование неориентированное , и блоком вычислений, если производная по данной переменной ориентирована. Выбор соответствующих сигналов с целью записи в блок памяти производится вторым коммутатором под управлением двоичного кода с выходов сдвиговых регистров. 3 з.п. ф-лы, 6 ил. с S (О

ВИ! %

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (Н) А1 (50 4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4113960/24-24 (22) 03,06.86 (46) 30.01.88. Бюл. И - 4 (71) Днепропетровский государственный университет им. 300-летия воссоединения Украины с Россией (72) В. А. Пащенко и А. Г. Рябченко (53) 681.3(088.8) (56) Авторское свидетельство СССР

1(940166, кл. G 06 F 15/31, 1980.

Авторское свидетельство СССР

У 1277089, кл . С 06 F 7/00, 1985.

Авторское свидетельство СССР

1(- 1128263, кл. G 06 F 15/31, 1982. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ БУЛЕВЫХ ПРОИЗВОДНЫХ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении систем тестового и аппаратурно-, го контроля цифровых устройств. Цель изобретения состоит в расширении функциональных возможностей за счет ориентированного и неориентированного дифференцирования булевой функции по переменным (k = 1, и, где п — число переменных). Устройство содержит две группы входов 1, 2, два коммутатора 3, 4, группу элементов НЕРАВНОЗНАЧНОСТЬ 5, дна сдвиговых регистра

6, 7, блок вычислений 8, блок памяти 9. На группы входов подаются соответственно вектор истинности и двоичный код, эапис ваемый в сдвиговые регистры, который определяет для каждой переменной необходимость дифференцирования, а также тип производной.

Полный цикл функционирования устройства составляет п тактон (и — число переменных). Счетчик хранит номер текущего такта и управляет работой первого коммутатора, на выходах которого в первом такте имеет место вектор истинности, а в последующих тактах - д преобразованный вектор с выходов бло" ка памяти. Преобразования осуществля- ру ются группой элементов НЕРАВНОЗНАЧНОСТЬ, если дифференцирование неориентированное, и блоком вычислений, если производная по данной перемен- ф ной ориентирована. Выбор соответствующих сигналов с целью записи в блок памяти производится вторым коммутатором под управлением двоичного кода с выходов сдвигоных регистров.

3 з.п. ф-лы, 6 ил.

1370651

Группа 5 элементов НЕРАВНОЗНАЧ- функции f (X), где X = } x

НОСТЬ состоит из 2 " сумматоров по по переменной х называетс

1 модулю два 5,,...,5 < h-1 определяемая по формуле: ! f (X)

x„

8 Г(Х)

Производная характеризует д х, изменение функции f(X) при изменении переменной х и равна единице на тех

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем тестового и аппаратупного контроля цифровых устройств.

Цель изобретения — расширение функциональных воэможностей за счет ориентированного и неориентированного дифференцирования булевой функции по переменным (k = 1, и, где n — количество переменных).

На фиг. 1 приведена функциональная схема устройства для вычисления булевых производных; на фиг. 2 — 6— схемы блока памяти, первого коммутатора, группы элементов НЕРАВНОЗНАЧНОСТЬ, блока вычислений и второго коммутатора соответственно.

Устройство для вычисления буленых производных содержит группы 1 и 2 входов, коммутаторы 3 и 4, группу 5 элементов НЕРАВНОЗНАЧНОСТЬ, сдвиговые регистры 6 и 7, блок 8 вычислений, блок 9 памяти, счетчик 10 по модулю и тактовый вход 11 устройства и вход 12 установки в исходное состояние.

Блок 9 памяти включает в себя 2

D-триггеров 9,, 9, 9,...,9 „, "оединенных по входам синхронизации и входам установки н нулевое состояние.

Первый коммутатор Э содержит 2" мультиплексоров 3,...,3,2, (log ng адресных входов которых подключейы к шине 13 (P g — знак округления до ближайшего целого числа). Первые информационные входы мультиплексоров образуют, первую группу информационных входов 14,,...,14 1, коммутатора 3. Остальные информационные входы каждого мультиплексора, число которых составляет по меньшей мере п-1, подключены к соответствующему входу второй группы 15,, ° .,15

Выходы 16,.. °,16 1 мультиплексоров

В ° е Э

3, ° . °,Э „ являются выходами комму19 1 татора 3.

Блок 8 вычислений содержит 2 зле ментов НЕ 17,...,17 1 н 2 " элемен1 тов И 18,,...,18 . Каждый из нходов

5 191 " У!9 блока 8 вычислен и подключен к входу со вадгствующего элемента И 18, (i = 1, 2") и через элемент НЕ 17; ко входу элемента И 18. ! +1 (18,,), если i - нечетное (i — чет1О ное). Выходы 20,,...,20 11-!нечетных и выходы 21„,. ° °,21 1,-! четных элементов И 18,,...,18 1 образуют соответственно первую и вторую группы выходов блока 8 вычислений. !

5 Второй коммутатор 4 содержит 2" мультиплексоров 4!,...,4 ., адресные входы которых соединены с управляющими входами 22 и 22 < коммутатора

4. Выходами 23,...,23 и коммутато1 е ° ° ° э

20 ра 4 являются выходы соответствующих мультиплексоров 4,...,4

Управление устройством осуществляется с помощью двух сдвиговых регистров 6 и 7. По группе входов 2 на сдниговые регистры подаются управляю-. щие сигналы Ь 11,...,h„. Четные Ь величины поступают на параллельные входы сдвигового регистра 6, нечетные

h — на соотнетствующие входы региЯ 1-1

30 стра 7 (i = 1, n). Согласно кодовой комбинации (h, h .,), хранимой в

i-м разряде регистров, устройство выполняет следующие преобразования булевой функции:

00 — по переменной х, (i = 1, и) булева функция не дифференцируется;

01 — булева функция дифференцируется неориентированно;

40 10 — булева функция дифференцируется ориентированно .на уменьшение;

11 — булева функция дифференцируется ориентированно на

45 увеличение.

Рассмотрим алгоритм вычисления булевых производных, реализуемых устройством. д f(x)

Производной от булевой

Дх ...,х )

1 я функция, входных наборах, на которых изменение переменной х „ приводит к изменению функции, 1370651 изменения функции f(X) при изменении переменной х,.

3 f (X)

Возрастак(щая производная

3 х ле 1

Убывающая производная ond f (Х)

10 дх

1 ределяется по формуле:...,х) Е(х,,...,х.,1,x,,õ ) где через ч и О обозначены операции инвертирования и логического умножения.

Эти сигнальные графы реализуются

20 при вычислении возрастающей и убывающей производных соответственно.

При и = 2 оператор q (i = 1, 2) ! представим матрицами:

30

i 0

О 1 если булева функция соответственно не дифференцируется или дифференци35 руется неориентированно (остальными элементами этих матриц являются нули) .

1 1

Вычисление возрастающей и убываю40 щей производной по переменной х (i-=!

l, 2) задается сигнальными графами: к(о, о) — 1 -() f (0,0)

45 f(O,1) У(1,0) f(o, 1)

f (191) (3)

f (09 1) f (1,о) f (o,o)

f(I,1) f(I,0) f (Ii I) с

f(o,!) f(o o) — o f (o,o)

f(О,1) f(l,o) F(I ° I) (4)

f(О,1) 55

f (0) f (1) f (о) —.0

Ф (f (1) (((.О) — — О ((О,o)

Ч

f(i,!)" f(! 0) (2) f(l,l) f(О) f(1) Ориентированные булевы производные д f (X) д f (X) и характеризуют д х. ! не только изменение, но и направление — (х ... х 0 х .. х

О Е к)

1,Р Р 11-(Р i 1 it ах! и равна единице на тех входных на борах, на которых функция f (Х) возрастает (убывает) с возрастанием (убыванием) переменной х..

8 (x)

f(õ ... х 0 х д х i! Р 11- t

1 и равна единице на тех входньи наборах, на которых функция f(X) возрастает (убывает) с убыванием (возрастанием) переменной х !

Вычисление производных по всем или несольким переменным булевой функции можно рассматривать как ее преобразование с помощью произведения п операторов:

v v v где 7 дифференцирует f (Х) только по меременной х

При n = I оператор д представим ! единичной матрицей: если булева функция не дифференциру ется, а также матрицей: если дифференцирование неориентированно.

В случае ориентированного дифференцирования оператор g, являясь нелинейным, может быть представлен сигнальными графами вида:

f (0) — с= O — — -- Е (О) f (1)

f (l ) f (o) f (l ) определяется по форму

I

I lO

01 I

I0I !

11

1

111 !

11(I 11 !

1370651

При п 3 матрицы

Вйчисление .возрастающей и убыва>ощей производных по переменной х °

L (i = I 3) задается следующими сигнальными графами:! >

11!

> l I

11!

) ! >11

11 !

>

>11>

>11

10)

) )

10 !

IO!

) f (O,O,0) >()

Е(0,0,1) >10 !

f (0, 1,0) —

f(0y l i 1

f(l 0,0) — 1О

f(I,0,1) !

5 задается отсутствие дифференцирования и неориентированное дифференцирование 2р по переменной х,(i = 1; 3) (осталь.ными элементами этих матриц являются нули).

f (1, 1,О) — >) — «С>

f(1,1,1) (s) f (O,0,0) f(0,0,0) f(0,0, l) (О, 1,0) f(Oil, 1) (1,0,0) f(I,0,1) (I,1,0) f(1,1,1) (6) й(0,0,1

f(0,1,0

f (0i I 1

f(1y0i0

Е(!,0,1 (0,0,0) f(0 0,1) (0,1,0) f(0,1,1) f (I 1,0) — «О f (1,0,0)

f(1,1,I) f(1,1,0) f(I 0,1)

f (1i1« 1) Рассмотрим работу устройства на примере вычисления булевых функций от двух переменных.

Пример 1. Булеву функцию необходимо дифференцировать ориентированно на увеличение по переменной х, и ориентированно на уменьшение по переменной х

В этом случае преобразование вектора истинности f(х х ) описываетrLy 1 ся следующим графом:

f (0,1) f (0,0) f (1, 1) Й (0 0)- » — «.Π— f (0, 0)

f(0,1) f (1,0) f (О, I ) Е(0,0)

f(l,l) f(0,0)

f(0,l) () f(0,0)

f(1,1) f(0,0) f(0,I) f(l,0) К(1,1)

f(O, l) f (I,0) f (1,1) (7) f (1,О) — >- — f (0,0)

f (1,1) f(l,О) f (0, 1) f (1,0) f (1, 1) > сигналы h4, h Ь„, h(. Величины Ь, h поступают на параллельные входы

По группе входов 2 на сдвиговые регистры 6 и 7 подаются управляющие

01) !

) Ol

>01! .

>01

f(0,0,0) f(O,0,I) (0«1«0) f (Oi l I) (1,0,0) f (1,0, 1) (1,1,0) f(l,l,l) (0,0,0) f(0,0,1) (0,1,0) f(0,1,!)

f(1,0,0) f(1,0,1)

f(1,1,0) f(l,1,1) 1370651 сдвигового регистра Ь, à h, h — на з соответствующие входы сдвигового регистра 7. На выходах регистров 6 и 7 в первом такте присутствуют сигналы

1 4 Ь » а во втором такте hgy соответственно. Для того, чтобы булеву функцию дифференцировать ориентированно на увеличение по переменной х, и ориентированно на уменьшение по переменной х2, на группу входов 2 подается кодовая комбинация h = 1

»

3 - ° 2 — ° 1

По входу 12 поступает сигнал, который устанавливает счетчик 10 и блок 9 памяти в нулевое состояние, а также разрешает запись в сдвиговые регистры 6 и 7 кодовой комбинации, присутствующей на группе входов 2.

С группы входов 1 на первые ин- 2р формационные входы 14 14, 14»

14 коммутатора 3 подаются сигналы

f(О,О), f(0,1), f(l,0), f(I,1), оп-. ределяющие заданную булеву функцию, В первом такте с выходов счетчи- 25 ка 10 по шине 13 на адресные входы мультиплексоров 3 32 3 . 3, по » ступает кодовая комбийация 00, В результате величины f (0,0), f (О, 1), f (1,0), f (1, I ) передаются на выходы 3р

16,, 16» 16, 16,, коммутатора 3.

Сигналы с выходов 16,, 16, 16

161 поступают на группу входов )9 блока 8 вычислений, который формирует на выходах 21„ и 21 величины

f(0,0) . f(0,I) и f(1,0) f(1,1) соответственно °

Сигналы с выходов 21„ и 21 блока 8 вычислений подаются на входы

27„ и 27 2 коммутатора 4 ° С выходов 40 сдвиговых регистров 6 и 7 через входы 22 и 22 на адресные входы муль2 типлексоров 4„, 4, 4>» 4 поступают сигналы h = 1, Ь = l. Благодаря этому информация с четвертых информа 4 ционных входов мультиплексоров 41, 4 » 4, 4 передается на их выходы.

В результате на выходах 23 » 23, 23>» 23, коммутатора 4 присутствуют соответственно сигналы f (0» 0) . Е (0» 1), Е(1,0) К(1,1), К(0,0) К(0,1), f(1,О) f(I,1), описываемые выражением (3).

Информация с выходов 23»» 23, 23, 23 коммутатора 4 подается на информационные входы блока 9 памяти и записывается в него по окончании первого такта.

В результате на выходах устройства, а следовательно, и на входах

15 f. 15д » 15,» )5 появл тся сигналы f(0,0) f(0,1), f(1,0) f(1,1), f(0,О) f(0i1), f(I,О) К(),1) сооТветственно, описываемые результирующим вектором из (3).

По заднему фронту синхроимпульса с входа 11 счетчик 10 переводится в состояние "01", а в сдвиговых регистрах 6 и 7 происходит сдвиг содержимого в сторону младших разрядов.

Во втором такте коммутатора 3 по шине )3 передается кодовая комбинация "ОI Благодаря этому сигналы

Г(0,0) f(0,)), fr),0) f(1,1), f (O,0) f (0, 1), f (1,0) ° f (l, l ), присутствующие на входах 15, 15

15,, 15,, поступают на группу выходов 16 коммутатора 3.

С выходов 16,, 16, 16, 16 сигналы поступают на группу входов 19 блока 8 вычислений. В результате преобразований на выходах 20, и 20 при)) . ) ) . ).

«1(1,0) f(l»)).

Сигналы с выходов 20, и 20» блока

8 вычислений передаются на входы 261 и 26, коммутатора 4, с выходов сдви 2 говых регистров 6 и 7 через входы

22, и 22 на адресные входы мультиплексоров 4„, 4 » 43» 4 поступают сигналы h = 1, h, = О. В результате величина f (0,0).f (О, ) ). f (1,0) f (1,! ) с входов 26 и 262 передается на выходы мультиплексоров 4 !, 4 2, 4., 4, На выходах 231, 232, 23

23„ коммутатора 4 присутствует одна и та же величина f(0,0) f(0,1) °

f(I 0) - f(1,1), сформированная в соответствии с выражением (7).

Информация, переданная с группы выходов 23 коммутатора 4, присутствует на информационных входах блока 9 памяти и записывается в него по заднему фронту синхроимпульса с входа

II. Следовательно, сигналы, присутствующие на выходе устройства, тождественны величинам, получаемым согласно выражению (7).

Пример 2. Булева функция дифференцируется неориентированно по переменной х 1 и не дифференцируется по переменной х 2

В процессе неориентированного дифференцирования по переменной х, вектор истинности f(x, x ) преобразует2 1 ся следующим образом.

1370651

11

I !

11

11

l 11

f (0,0)

Е(0,1)

f (1,0)

f(1,1) f (0 0) о f (0, 1)

f (I 90) ОФ f (1 1)

f(0,0) () f(0,1)

f (1,0) O+ f (1, 1) (8) 10

1О !

0l

1 !

f (0,0) f (0, I )

f (0,0) ® f (О, 1)

f(Ij0) O f(IjI)

f(1,0) f(1,1) f (0,0) 6) f (0, 1)

f (1,0) (+ f (1,1)

f(0 0) Е f (0,1)

f (1,0) O+ f (1, 1) (9) Отсутствию дифференцирования по х соответствует следующее преобраВыполнение преобразования вектора истинности f (х, х, ) с помощью предлагаемого устройства для вычисления

6ул евых п р ои з в одных .

По входу 12 поступает сигнал, который устанавливает счетчик 10 и блок 9 памяти в нулевое состояние, а также разрешает запись в сдвиговые регистры 6 и 7 кодовой комбинации п1 = 0 На первые информационные входы коммутатора 3 через группу входов 14 подаются сигналы f(0,0), f(0,1), f(1,0), f (1,1).

В первом такте с выходов счетчика

10 по шине 13 на адресные входы ууль. типлексоров 3,, 3, 3, 34 поступа2ю ет кодовая комбинация 00 . В результате информация с первых информационных входов подается на выходы 16,, 16, 16,. 16 коммутатора 3. дов 16 16 16 164 сиг налы f(0 0), f(0,1), f(1,0), f(1,1) поступают на входы группы элементов

НЕРАВНОЗНАЧНОСТЬ 5.

В результате преобразований на выходе этой группы присутствуют величины f(0,0) Q+ f(0,1), f(1,0) g f(1,1), которые поступают на группу входов

24 коммутатора 4.

С выходов сдвиговых регистров 6 и

7 через входы 22„ и 22 на адресные входы мультиплексоров 4 4, 4, 4

1 поступают сигналы h4 = 1, П = О.

Благодаря этому информацйя с четвертых информационных входов мультиплексоров 4, 4, 4 » 4„ передается на их выходы. На выходах 23, 23

11 l0 зование вектора, полученного в (8):

23, 23, коммутатора 4 присутствуют сигналы соответственно f (О, 0) Э f (0, 1)„

f(1,0) O f(I,1), f(0,0) Ci7f(0,1), 2S и (1, 0) И Й (1, 1), которые формируются согласно выражению (8) .

Сигналы с группы выходов 23 мультиплексоров 4, 4, 4, 44 подаются

1в на информационные входы блока 9 памяти, По заднему фронту синхроимпульса сигналы с информационных входов блока памяти 9 записываются в триггеры 91, 92. 9» 94 ° В результате на выходе устройства и на группе входов

15 коммутатора 3 имеются соответст35 венно сигналы f(0,0) Qf(0,1), f(1,0)Q+

И f (1, 1), f (0,0)Î+ f (0, 1), f (1,0)Э

И f(1,1).

По окончании такта счетчик 10 переводится в состояние "01", а в сдвиговых регистрах 6 и 7 происходит сдвиг содержимого влево на I разряд.

Во втором такте с выходов счетчика 10 на управляющие входы коммута45 тора 3 по шине 13 передается кодовая комбинация "01". Следовательно, сигналы f (0,0)8 f(0, 1), f (1,0) O+f (I, 1), f (0,0) ОO+ +f (О, 1), f (1,0) O+ f (1, 1), присутствующие на группе входов 15, через вторую группу информационных входов коммутатора 3 передаются на его выходы 16„, 162, 16, 164 .

С группы . вйходов 16 сигналы

f (0,0) O+f (0,1), f(1,0) Q+f(1, 1), f(0,0) Q+3f(0,1), f(1,0)Q+ f (1,1) по55ступают на входы 251,,25, 25,,254 коммутатора 4.

С выходов сдвиговых регистров 6 и 7 через входы 22 и 22 на управ1 2

1370651

12 ляющие входы коммутатора 4 поступают сигналы h = О, h = О. В результате информация с первых информационных входов передается на выходы муль5 типлексоров 4, 4, 4, 4 . На выходах 23, 23, 23, 23, коммутатора 4 присутствуют соответственно сигналы

f (0,0) O+ f (0, 1 ), f (0, 0) Q f (0, ) ), f (l,0) Q+ f (I, I ), f (1,0) Q f (l, 1), ко- 10 торые тождественны величинам, полученным ..согласно выражению (9).

Информация, переданная с группы выходов 23 коммутатора 4, присутствует на информационных входах блока 15 памяти 9 и записывается в триггеры

91 9, 93 94 с приходом синхроимпульса по входу II.

Сигналы, поступающие на выход уст-20 ройства, тождественны величинам, полученным согласно выражению (9).

Формула и з обретения

I. Устройство для вычисления булевых производных, содержащее первый и второй сдвиговые регистры, первый и второй коммутаторы, групчу элементов

НЕРАВНОЗНАЧНОСТЬ и блок вычислений, 3р причем первая группа входов устройства соединена с информационными входами первой группы первого коммутатора, выходы которого соединены с входами блока вычислений, выходы элементов НЕРАВНОЗНАЧНОСТЬ группы соединены с информационными входами первой группы второго коммутатора, тактовый вход устройства соединен с тактовыми входами первого и второго сдвиговых 40 регистров, о т л и ч а ю щ е е с я тем, что, с целью расширения функциойальных возможностей за счет ориентированного и неориентированного дифференцирования булевой функции по

k переменным (k = 1, и, где n — количество переменных), в него введены блок памяти и счетчик, причем выходы первого коммутатора соединены попарно с входами элементов НЕРАВНОЗНАЧНОСТЬ группы и информационными входа- ми второй группы второго коммутатора, информационные входы третьей и четвертой групп которого соединены с выходами первой и второй групп блока .

55 вычислений соответственно выходы второго коммутатора соединены с информационными входами блока памяти, выходы которого соединены с выходами устройства и информационными входами второй группы первого коммутатора, управляющие входы которого соединены с выходами счетчика, тактовый вход которого соединен с тактовым входом устройства и тактовым входом блока памяти, вход сброса которого соединен с входом сброса счетчика, входом установки начального состояния устройства и входами установки начального состояния первого и второго сдвиговых регистров, информационные входы которых соединены с входами второй группы устройства, выходы первого и второго сдвиговых регистров соединены с управляющими входами второго коммутатора.

2. Устройство по п. I о т л и— ч а ю щ е е с я тем, что первый коми мутатор содержит 2 мультиплексоров, причем первый информационный вход

i-го мультиплексора (i = I 2") соедин е н с i-м информационным в ход ом первой группы первого коммутатора, с второго по (n-1)-й информационные входы i-ro мультиплексора объединены и соединены с i-м информационным входом второй группы коммутатора, управляющие входы которого соединены с управляющими входами мультиплексоров, выходы которых явдяются выходами первого коммутатора.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что второй коммутатор содержит 2 " мультиплексоров, причем управляющие входы второго коммутатора соединены с управляющими входами мультиплексоров, первые информационные входы с первого по

2 " -й мультиплексоров и с (2" +

+ I)-го по 2 -й мультиплексоров соединены с нечетньии и четными информационными входами второй группы второго коммутатора, информационные входы первой, третьей и четвертой групп которого соединены соответственно с вторыми, третьими и четвертыми информационными входами мультиплексоров, выходы которых являются выходами второго коммутатора.

4. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок вычислений содержит 2 элементов HE u н

2 элементов И, причем i-й вход блока соединен с первым входом 1 го элемента И и i-ro элемента НЕ, выход (2шm-1)-ro элемента НЕ (m = I, 2 ) co l Ь

1370651

14 единен с вторым входом 2пгго элемента И, выход 2пгго элемента НЕ соединен с вторым входом (2m-1) .то элемента И, выход (2пг.1)-го элемента И является j-м выходом (j = 1, 2" ) первой группы блока, j-й выход второй группы которого соединен с выходом 2пт-го элемента И.

l37065I

1370651

23Zn-r

232n f гз, гзг/7 < - Т g "-r 2Ф п-р g5) фцг. о

Составитель О. Березикова

Редактор Л. Пчолинская Техред К.Дидык Корректор В. Гирняк

Заказ 421/49

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

22

22

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб °, д. 4/5