Регенератор n-уровневого цифрового сигнала

 

Изобретение относится к электросвязи и может использоваться в многоканальных системах связи с временным разделением каналов. Цель изобретения - повышение помехоустойчивости путем уменьшения влияния низкочастотных помех канала связи и уменьшения размножения ошибок при использовании небалансных кодов. Регенератор содержит полосовой фильтр 1, амплитудный компаратор (АК) 2 макс, уровня входного сигнала, АК 3 миним. уровня входного сигнала, АК 4 промежуточных уровней входного сигнала, блок памяти 5, сумматор 6, элементы ИЛИ 7, блоки задержки 8 и блок так товой синхронизации 9. Полосовой фильтр 1 из входного цифрового сигнала (ВЦС) (N 3) формирует пятиуровневый цифровой сигнал без низкочастотных искажений . АК 2-4 имеют пороги срабатывания , соотв. серединам окон глазковой i (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГ1УБ ЛИК

„„SU „„1370790 А 1 др ф Н 04 В 3/06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

h0 ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITVM (21) 3935766/24-09 (22) 26.07.85 (46) 30.01.88, Бюл. Ф 4 (71) Одесский электротехнический институт связи им. А.С.Попова

{72) В.В.Корниенко, В.А.Крупчан, В.М.Минкин и Б.в.одинцов (53) 621. 394. 61(088. 8) (56) Авторское свидетельство СССР

В 640448, кл. H 04 В 3/58, 1976.

Патент ЕПВ !! 0073400, кл. Н 04 В 3/36, 1982. (54) РЕГЕНЕРАТОР М-УРОВНЕВОГО ЦИФРОВОГО СИГНАЛА (57) Изобретение относится к электросвязи и может использоваться в многоканальных системах связи с временным разделением каналов. Цель изобретения — повышение помехоустойчивости путем уменьшения влияния низкочастотных помех канала связи и уменьшения размножения ошибок при использовании небалансных кодов. Регенератор содержит полосовой фильтр 1, амплитудный компаратор (АК) 2 макс, уровня входного сигнала, АК 3 миним. уровня входного сигнала, АК 4 промежуточных уровней входного сигнала, блок памя— ти 5, сумматор б, элементы ИЛИ 7, блоки задержки 8 и блок тактовой синхронизации 9. Полосовой фильтр 1 иэ входного цифрового сигнала (ВЦС) (N = 3) формирует пятиуровневый цифровой сигнал без низкочастотных искажений. AK 2-4 имеют пороги срабатывания, соотв. ;ерединам окон глазковой диаграммы. На выходе блока памяти 5 формируются сигналы, соотв. уровням

1l 11 11 t1 пятиуровневого сигнала +1, -1

"+2", "-2". При этом если в ВЦС бып переход от уровня "+1" к уровню 0" или от уровня "0" к уровню "-1", то формируется сигнал "-1". Если был переход от уровня "+1" к уровню "-1

1370790 то формируется сигнал "-2", Аналогично формируются сигналы при положит. перепадах, в ВЦС. Сумматор 6, выполненный в виде сумматора по модулю N, элементы ИЛИ 7 и блоки задержки 8 восстанавливают исходный цифровой сигнал троичного кода. Введены блоки

1, 7, 8. 2 ил.

Изобретение относится к электросвязи и может быть использовано в многоканальных системах связи с временным разделением каналов.

Целью изобретения является повыше- 5 ние помехоустойчивости путем уменьшения влияния низкочастотных помех канала связи и уменьшения размножения ошибок при использовании небалансных кодов.

На фиг. 1, представлена электрическая схема регенератора N-уровневого цифрового сигнала, на фиг. 2 — глаэковая диаграмма цифрового сигнала без

15 низкочастотных искажений при N = 3 (где N — количество уровней входного цифрового сигнала).

Регенератор N-уровневого цифрового сигнала содержит полосовой фильтр 1, амплитудный компаратор 2 максималь20 ного уровня входного сигнала, амплитудный компаратор 3 минимального уровня входного сигнала, амплитудные компараторы 4 промежуточных уровней входного сигнала, блок 5 памяти, сумматор 6, элементы ИЛИ 7, блоки 8 задержки и блок 9 тактовой синхронизации.

Регенератор N-уровневого цифрового

30 сигнала работает следующим образом (для случая N = 3).

При поступлении входного цифрового сигнала, имеющего низкочастотные искажения, на выходе полосового фильтра 1 (фиг. 1) образуется пятиуровне- 35 вый цифровой сигнал без низкочастотных искажений (фиг. 2), который следует йа входы амплитудных компараторов 2-4. Амплитудные компараторы

2-4 имеют пороги срабатывания, соот- 40

It tt нетствующие серединам окон глазковой диаграммы (фиг. 2), в результате чего на блоке 5 памяти появляются выходные сигналы, соответствующие уровням пятиуровневого сигнала "+1", "-1", "+2" и "-2". При этом выделение переходов напряжения вход-ного цифрового сигнала осуществляется следующим образом. Если во входном цифровом сигнале был переход от уровня "+1" к уровню "0" или от уровня

"0" к уровню "-1", то с блока памяти

5 поступает сигнал "-1". Если бып переход от уровня "+1" к уровню "-1", то с блока памяти 5 следует сигнал

"-2". Аналогично осуществляется выделение переходов напряжения входного цифрового сигнала при его положительных перепадах. При этом появляются сигналы "+1" и "+2".

Сумматор 6, выполненный в виде сумматора по модулю М (в рассматриваемом случае N = 5), элементы ИЛИ 7 и блоки 8 задержки восстанавливают исходный цифровой сигнал (троичного кода). При этом, если в пятиуровневом сигнале появляется уровень "+2", то это соответствует лишь переходу во входном цифровом сигнале от уровня "-1" к уровню "+1", т.е. уровень

"+2" пятиуровневого сигнала соответствует уровню "+1" входного цифрового сигнала, а уровень "-2" пятиуровневого сигнала соответствует уровню

"-1" входного цифрового сигнала. Изменение выходного сигнала при поступлении уровней "+1" или "-1" обеспечивает сумматор 6.

Ф о р м у л а и з о б р е т е н и я

Регенератор N-уровневого цифрового сигнала, содержащий последовательно соединенные блок тактовой синхро1370790 генератора. и 1

Составитель В.Орлов

Техред М.Дидык Корректор В.Бутяга

Редактор H.Швыдкая

Заказ 429/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений,и открытий

113035, Москва, Ж-35, Раушская наб ., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 низации, блок памяти, а также сумматор, амплитудный компаратор максимального уровня входного сигнала, амплитудный компаратор минимального уровня входного сигнала и амплитудные компараторы промежуточных уровней входного сигнала, выходы которых подсоединены к соответствующим входам блока тактовой синхронизации и соот- 10 ветствующим информационным входам блока памяти, о т л и ч а ю щ и йс я тем, что, с целью повышения помехоустойчивости путем уменьшения влияния низкочастотных помех канала 15 связи и уменьшения размножения ошибок при использовании небалансных кодов, введены цепи, состоящие из последовательно соединенных элементов ИЛИ и блоков задержки, и полосовой фильтр, 20 при этом выход полосового фильтра подсоединен к входам амплитудного компаратора максимального уровня входного сигнала, амплитудного компаратора минимального уровня входного сигнала и амплитудных компараторов промежуточных уровней входного сигнала, выход максимального уровня входного сигнала и выход минимального уровня входного сигнала блока памяти подсоединены к первым входам соответствующих элементов ИЛИ, выходы промежуточных уровней входного сигнала блока памяти подсоединены к соответствующим первым входам сумматора, вторые входы которого подключены к выходам соответствующих блоков задержки, выходы сумматора подсоединены к вторым входам соответствующих элементов ИЛИ, а тактовые входы блоков задержки подключены к выходу блока тактовой синхронизации, причем сумматор выполнен в виде сумматора по модулю N, а вход полосового фильтра и выходы блоков задержки являются соответственно входом и выходами ре