Адаптивный корректор сигнала
Союз Советскик
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИ ВТИЛЬСТВУ
Н 04 В 3/06 с присоединенивм заявки ¹ (23) Приоритет
Государственный комитет
СССР ио делам изобретений и открытий
Опубликовано 070181. Бюллетеиь ЙЯ 1
Дата опубликования описания 070181 (53) УДК 621.З,,052 (088.8) (72) Авторы изобретения
С,В, Стукалов, Л,Г, Израильсон и A,Ã. Ткаченко (71) Заявитель (54) АДАПТИВНЫЙ КОРРЕКТОР СИГНАЛА (9llg, ВйАИЯ
Изобретение относится к технике электросвязи и может использоваться в устройствах, связанных С приемом модулированных сигналов данных, передаваемых по каналам тональной частоты.
Известен адаптивный корректор сигнала, содержащий аналого-цифровой преобразователь, у которого первый выход через блок памяти выборок сигнала соединен с блоком умножения, а второй выход упомянутого аналогоцифрового преобразователя подключен к входу блока управления, выходы которого соединены с входами первого 15 и второго сумматоров, а также с входами блоков памяти выборок сигнала, памяти полярностей сигнала, памяти коэффициентов и входом блока памяти знака отклонения амплитуды 2О сигнала от номинального значения, другой вход которого соединен с выходом первого сумматора по модулю два первого блока сумматоров, вход которого через блок памяти полярнос- 25 тей сигнала соединен с входами первого и третьего сумматоров по модулю два второго блока сумматоров, а вы-. ход блока памяти знака отклонения .амплитуды сигнала от ноглиналъного значения подсоединен к входам первого и второго сумматоров по модулю два второго блока сумматоров, кроме того, выход накопителя через блок памяти коэффициентов соединен с входом накопителя и вторым входом блока умножения, выход которого подключен к входам первого и второго сумматоров ) 1) .
Однако известный адаптивный корректор сигнала обладает медленным процессом настройки при передаче данных методами однополосной и двухполосной модуляции.
Цель изобретения — ускорение процесса настройки корректора.
Для этого в адаптивный корректор сигнала, содержащий аналого-цифровой преобразователь, у которого первый выход через блок памяти выборок сигнала соединен с блоком умножения, а второй выход упомянутого аналогоцифрового преобразователя подключен к входу блока управления, выходы которого соединены с входами первого и второго сумматоров, а также с входами блоков памяти выборок сигнала, памяти полярностей сигнала, памяти коэффициентов и входом блока памяти знака отклонения амплитуды сигнала
794735
40
50
Sg n a<>
Sgna„.
<<
Sgna, ЬцпаЛ
1 авле на струк турема предлагаемотор сигнала сосумматоров, 2 и второго 3 два соответстХ
Sg n e<>
59пео от номинального значения, другой вход которого соединен с выходом пйрвого сумматора по модулю два первого блока сумматоров, вход которого через блок памяти полярностей сигнала соединен с входами первого и третьего сумматоров по модулю два второго блока сумматоров, а выход блока памяти знака отклонения амплитуды подсоединен к входам первого и второro сумматоров по модулю два второго блока сумматоров, кроме того, выход накопителя через блок памяти коэффициентов соединен с входом накопителя и вторым входом блока умножения, выход которого подключен к входам первого и второго сумматоров, введены два блока памяти амплитуды сигнала, дополнительный блок памяти полярностей сигнала, дополнительный блок памяти знака отклонения ампли— туды от номинального значения, три коммутатора и блок <»ормирования весового накопления, при этом выход первого блока памяти амплитуды сигнала подключен к входу блока формирования весового накопления и к входам первого и второго коммутаторов, второй и третий входы которых coe— динены соответственно с выходами первого и четвертого, а также второго и третьего сумматоров по модулю два второго блока сумматоров, кроме того, второй вход блока формирования весового накопления подключен к выходу второго блока памяти амплитуды сигнала, а выход дополнительного блока памяти полярностей сигнала соединен с входом второго сум— матора по модулю два первого блока сумматоров, выход которого через дополнительный блок памяти знака отклонения амплитуды сигнала от номинального значения соединен с входа— ми третьего и четвертого сумматоров по модулю два второго блока суммато— ров, а выход дополнительного блока памяти полярностей сигнала в свою очередь подключен к входам второго и четвертого сумматоров IIQ модулю два второго блока сумматоров, кроме того, выход блока управления, так же как и выходы первого и второго коммутаторов, подсоединен к входам третьего коммутатора, выход которого соединен со вторым входом накопи— теля,третий вход которого подключен к выходу упомянутого блока формирования весового накопления.
На чертеже предст ная электрическая сх го корректора.
Адаптивный коррек держит пе-.. вый блок 1 состоящий из первого сумматоров по модулю венно, второй блок 4 тоящий из первого 5., тьего 7 и четвертого сумматоров, сосвторого б, тре8 сумматоров 65 по модулю два соответственно, аналого-цифровой преобразователь 9, блок
10 памяти выборок сигнала, блок 11 управления, накопитель 12, блок 13 памяти коэффициентов, блок 14 умножения, первый 15 и второй 16 сумматоры соответственно, первый 17, второй 18 и третий 19 коммутаторы соответственно, блок 20 памяти знака отклонения амплитуды сигнала от номинального значения, дополнительный блок 21 памяти знака отклонения амплитуды сигнала от номинального значения, блок 22 памяти полярности сигнала, дополнительный блок 23 па— мяти полярности сигнала, блоки 24 и
25 памяти амплитуды сигнала, блок
?6 формирования весового накопления.
Кроме того, на чертеже показано соединение адаптивногo корректора сиг — . нала с приемником 27.
Адаптивный корректор сигнала работает следующим образом.
Запишем выражения, описывающие алгоритм работы корректора при приеме сигналов данных методами двухкрат— ная относительная фазовая модуляция (Д04>М) и трехкратная относительная фазовая модуляция (TO4>M).
При этом следует иметь ввиду, что ближайшее собственное мешающее влияние отстоит от регистрируемого элемента сигнала на время, равное двум периодам следования линейных элементов, а сигнал, создающий пере,крестное меш<нощее влияние, отстоит на время, равное одному периоду следования линейных элементов.
Для случая компенсации собственного ме<шающего влияния
Sqnh =Sana ®асуп. а. 0+$qn6 (1)
Sgnh. = Sana; 0+ 3yna.-" 0» Slane < (2)
Для случая компенсации перекрестного Mc øë!ÎøoÃÎ влияния
Sqnh =Sana-"Я S)na OSgn8,1,9)
aqnh - =Sgna С») Syne O+ Syne (г) где h — мешающее влияние, Sg n h, 5 <<и Ь;" — знаки проекций собст— венного меша<ощего влияния на когерентные колебания 1 и fl, 7>< 2к
5опЬ, Sgnh; — знаки проекций перекрестного мешающего влияния на когерентные колебания 1 и II; знаки проекций искаженного сигнала ао и проекций сигнала а;, создающего межсимвольную помеху на когерентные колебания I и II; знаки отклонения амплитуды принятого ала ао и ао относительно нормиро— ванного значения..
794735
Алгоритм работы корректора при приеме сигналов с относительной фазовой модуляцией с частично подавленной одной боковой полосой (ОФМ
ОБП) и комбинированной четырехпозиционной амплитудой и относительной фазой модуляции с частично подавленной одной боковой полосы частот (АОФМ и ОБП) можно также описать выражениями (1) — (4) при условии сдвига одного из демодулированных сигналов йа время, равное Т.
В предложенном адаптивном корректоре сигнала использованы блоки памяти с последовательным вводом и выводом информации, что позволяет просто реализовать алгоритм работы корректора в соответствии с выражениями (1) - (4).
Для этого с соответствующих выходов приемника 27 на входы суммато- 20 ра 2 по модулю два блока 1 поступают сигналы Sgna, и 59пе 7, а на вхо1 ды сумматора 3 по модулю два блоку
1 поступают сигналы Б9па" и 59пе;
Сигналы с выходов первого и второго 25 сумматоров (2, 3) по модулю два блока 1 записываются соответственно в блоки 20 и 21, Кроме того, сигналы
Sgna. и Sgnaà в свою очередь записыТ
7 1 ваются в блоки 22 и 23.
Сигнал с выхода блока 20 поступает на первый и второй сумматоры (5, 6) по модулю два блока 4. Причем на вторые входы этих сумматоров подаются сигналы Sgna; 7 Sgna; Bexo r. 1. дов блоков 2? и 23. Сигнал с выхода блока 21 поступает на входы третьего и четвертого сумматоров (7, 8) по модулю два блока 4, на вторые входы
I кото1 ых подаются сигналы 59па„ и
Sgna-- c выходов блоков 22 и 23.
Таким образом, на выходе первого сумматора (5) по модулю два получаем сигнал Sgnh.a в соответствии с
1 выражением (1), на выходе второго сумматора (6) по модулю два — сиг- 45 нал Sgnh„ в соответствии с выраzê жением (4), на выходе третьего сумматора (7) по модулю два — сигнал
59п4 в соответствии с выражением
7 (3) и, наконец на выходе четвертого сумматора (u) по модулю два — сиг- нал Sgnh- в соответствии с выраже7 нием (2) .
Сигналы с выходов первого и четвертого сумматоров (5, 8) по модулю два, отражающие направление регулировки в соответствии с выражениями (1) и (2), с целью компенсации синфазного мешающего воздействия, поступают на входы первого коммутатора (17). На вход второго ком- ® мутатора (18) подаются сигналы с выходов второго и третьего сумматоров (6, 7) по модулю два, отображающие направление регулировки в соответствии с выражениями (3 и 4), 65 с целью компенсации мешающего воздействия.
Поскольку в режиме ТОФМ целесообразно для формирования сигналов об изменении коэффициента передачи регуляторов отводов использовать демодулированные сигналы с большой амплитудой, что необходимые переключения осуществляются первым и вторым коммутаторами (17, 18) по сигналам, поступающим с выхода первого блока (24) памяти амплитуды сигнала, в котором в двоичном виде записаны значения амплитуды (большая или малая) сигналов а„
На входы третьего коммутатора (19) поступают сигналы с выходов первого и второго коммутаторов (17, 18). Управление работой третьего коммутатора (19) осуществляется блоком 11, который подключает на вход накопителя 12 сначала сигналы для поочередной регулировки коэффициентов передачи регуляторов всех отводов по прямым связям (с выхода коммутатора 17), а затем — сигналы для регулировки всех отводов по перекрестным связям (с выхода коммутатора 18).
Для ускорения процесса настройки корректора амплитуда принимаемых
T сигналов а; и а-, учитывается (в режиме ТОФМ и АОФМ ОБП) при интегрировании сигналов, отображающих знак направления изменения коэффициента передачи регулятора соответст-. вующего отвода, накопителем 12.
Сигнал о введении того или иного
"веса" при интегрировании формируется в зависимости от используемого метода модуляции блоком 26 по сигналам, поступающим с выходов блоков
24, 25, т.е. по сигналам Sgnb. u
Sgnb, . Изменение "веса" при интегрировании эквивалентного изменения емкости накопителя: чем больше
"вес ", тем меньше его емкость. В соответствии с выбранным алгоритмом работы корректора при передаче сигналоз методами ДОФМ и ОФМ ОБП блок
26 вырабатывает сигнал, соответствующий большому "весу", а при передаче сигналов методом АОФМ ОБП блок 26 вырабатывает сигнал, соответствующий малому (увеличение в
2 раза емкости накопителя) или большому "весу" при интегрировании в зависимости от амплитуды сигналов а, иа„.
Таким образом, в режиме АОФМ ОБП только в том случае, если и на выходе первого и на выходе второго демодуляторов зарегистрированы сигналы с малым значением амплитуды, в блоке 26 формируется сигнал о накоплении с малым "весом" в како,тителе
12, т.е. в последний вводится еще один дополнительный разряд. С выхода накопителя 12 и-разрядное ифровое число, соответствующее коэффициенту
794735 передачи регулятора отвода, записывается в блок 13.
Сигнал с выхода блока 13 поступает на вход блока 14, на второй вход которого поступают и-разрядные числа, соответствующие выборкам принимаемого сигнала. Процесс формирования выборок осуществляется следующим образом.
Аналоговые сигналы с выходов первого и второго модуляторов приемника 27 поступают на преобразователь 9, в котором производится стробирование
„цемодулированных аналоговых сигналов в отсчетные моменты времени, запоминание и хранение амплитуды полученного напряжения выборки, а также 15 преобразование этого напряжения и-разрядное кодовое число. Процесс преобразования осуществляется таким образом, что сначала преобразуется сигнал выборки с выхода первого демо-.Щ дулятора, а затем - сигнал выборки с выхода второго демодулятора приемника 27. В такой же очередности производится запись в блок 10 двух и-разрядных чисел выборок, полученных в результате преобразования.
После окончания процесса преобразования блок 11 вырабатывает сигналы, необходимые для.работы блоков 10, 13, 20, 21, 22, 23, 24, 25, накопителя 12 и сумматоров 15, 16. В каждом такте работы блока 11 из блоков
10 и 13 в блок 14 поступают два и-разрядных числа, соответствующие модулям и полярностям кодов выборок и коэффициента передачи соответствующего отвода корректора. Причем сначала в блок 14 поступает код выборки первого демодулятора, а затем код выборки демодулятора приемника
27 для умножения на один и тот же код коэффициента передачи регулятора. Полученные произведения двух пар п-разрядных чисел записываются по командам, поступающим из блока
11 в соответствующие сумматоры 15 и 16.
В следующем такте работы блока 11 из блоков 10 и 13 на входы блока 14 будут поданы и-разрядные числа для следующего отвода корректора. 5Î
Результаты умножения алгебраически суммируются в сумматорах 15 и 16 с числами, хранящимися в них от предыдущего такта работы блока 11 для предшествующего отвода. Этот процесс будет продолжаться до тех,пор, пока в сумматорах 15, 16 не будут записаны суммы, полученные в результате суммирования произведений кодов выл борок и коэффициентов передачи для всех отво,",ов корректора. Кодовые чис- ба ла с выходов сумматоров 15, 16 поступают в решающее устройство приемника 27 для декодирования и формирования сигналов управления адаптивныл корректором. 65
В процессе надстройки корректора вблоке 13 записываются такие числа коэффициентов передачи для всех его отводов по прямым и перекрестным связям, при которых величина максимальной интерференции минимальна.
Из рассмотрения работы корректора следует, что в нем осуществляется последовательная регулировка всех отводов корректора, в частности и центральных отводов. Возможность регулировки центральных отводов и, прежде всего, по перекрестным связям, при которых величина межсимвольной интерференции минимальна, позволяет производить компенсацию интегральных сдвигов несущего колебания. Следует иметь в виду„ что такая компенсация возможна только при приеме сигналов, сформированных методами ДОФМ и ТОРФМ
Рассмотрим процесс компенсации этого сдвига на примере. Допустим, что сигналы данных передаются методом ДОФМ. В атом случае вектор сигнала может принимать четыре положения
1.1,2,2,3,3,4,4,5,5,6,6,7 7. Предположим, что когерентные колебания и II сдвинулись по фазе на угол Ч
Возникшие при этом искажения сигнала не являются следствием межсимвольной интерференции (МСИ), поэтому коэффициенты передачи регуляторов всех отводов, кроме центральных, остаются неизменными. При смещении несущих колебаний на уголь вектор сигнала займет новое положение. В этом случае сигнал а- на выходе первого демоду ф ет-1 лятора уменьшится на величину еа сигнал а на выходе второго демодулятора увеличится на величину е,, Таким образом, с целью компенсаций сдвига несущего колебания, для рассмат г риваемого примера сигнал à < должен быть увеличен, а сигнал а" уменьшен за счет добавления с нужным знаком сигналов а-" и а соответственно.
Алгоритм работы корректора для регуляторов центральных отводов описывается выражениями (1) - (4) при
О
Регуляторы центральных отводов по прямым и перекрестным связям изменяют в соответствии с (1) — (4) коэффициенты передачи с целью компен° Г1 Jl- ео
В результате такой регулировки амплитуды сигналов ас„ и а примут
Х . О номинальное значение, что эквивалентно компенсации сдвига несущих колебаний;
Число разрядов и т. е. точность преобразования выборок и емкость блоков 10, 13, 20, 21, 22, 23, 24, 25, выбирается исходя из требуемой точности компенсации межсимвольной интерференции и величины исходных искажений в канале связи.
794735
Формула:изобретения
Адаптивный корректор сигнала, содержащий аналого-цифровой преобразователь, у которого первый выход через блок памяти выборок сигнала соединен с блоком умножения, а второй 5 выход упомянутого аналого-цифрового преобразователя подключен к входу блока управления, выходы которого соеди- . нены с входами первого и второго сумматоров, а также с входами, блоков па- Я мяти выборок сигнала, памяти полярностей сигнала, памяти коэффициентов и входом блока памяти знака отклоне-. ния амплитуды сигнала от номинального значения, другой вход которого соединен с выходом первого сумматора по модулю два первого блока сумматоров, вход которого через блок памяти полярностей сигнала соединен с входами первого и третьего сумматоров по модулю два второго блока сумматоров, а выход блока памяти знака отклонения амплитуды сигнала от номинального значения подсоединен к входам первого и второго сумматоров по модулю два второго блока сумматоров, кро- 25 ме того, выход накопителя через блок памяти коэффициентов соединен с входом накопителя и вторым входом блока умножения, выход которого подключен к входам первого и второго сум- ЗО маторов, о т л и ч а ю шийся тем, что, с целью ускорения процесса настройки корректора при передачи данных методами однополюсной и двухполюсной модуляции, введены два блока памяти амплитуды сигнала, дополнительный блок памяти полярностей сигнала, дополнительный блок памяти знака отклонения амплитуды сигнала от номинального значения, три коммутатора и блок формирования весового накопления, при этом выход первого блока памяти амплитуды сигнала подключен к входу блока формирования весового накопления и к входам первого и второго коммутаторов, второй и третий входы которых соединены соответственно с выходами первого и четвертого, а также второго и третьего сумматоров по модулю два второго блока сумматоров, кроме того, второй вход блока формирования весового накопления подключен к выходу второго блока памяти амплитуды сигнала, а выход дополнительного блока памяти полярностей сигнала соединен с входом второго сумматора по модулю два первого блока. сумматоров, выход которого через дополнительный блок памяти знака отклонения амплитуды сигнала от номинального значения соединен с входами третьего и четвертого сумматоров по модулю два второго блока сумматоров, а выход дополнительного блока памяти полярностей сигнала в свою очередь подключен к входам второго и четвертого сумматоров по модулю два второго блока сумматоров, кроме того, выход блока управления так же как и выходы первого и второго коммутаторов подсоединен к входам третьего коммутатора, выход которого соединен со вторым входом накопителя, третий вход которого подключен к выходу упомянутого блока формирования весового накопления.
Источники информации, принятые во внимание при экспертизе
1. Патент США Р 3633105, кл. 325-42, 1972 (прототип) .
