Устройство для приема дискретных сигналов

 

Изобретение относится к области передачи и приема дискретной информации . Целью изобретения является увеличение информативности и снижение вероятности ошибочного приема. Устройство содержит блок 1 оперативной памяти 2 чисел, формирователь 2 знака , формирователь 3 сигналов коэффициента функции Уолша, детектор 4 максимального сигнала, генератор 5 тактовых импульсов, ключ 6 счетчик 7 на 2 состояний , счетчик 8 на 2 состояний, блок 11 контроля четности, блок 9 поразрядного умножения, блок 10 постоянной памяти. В устройстве с помощью спектрального анализатора на 2 спектральных составляющих можно осуществить спектральный анализ в базисе мерностью 2 (п р) при распознавании сигналов. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК!

5!) 4 0 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. (21) 4100407/24-24 (22) 07,08.86 (46) 07.02.88. Бюл. У 5 (71) Институт радиотехники и электроники АН СССР (72) В.М.Смольянинов, Л.Е.Назаров и М,В.Лабутин (53) 621.398(088.8) (56) Радиотехника и электроника, т. 30, 1985, !! 12, с. 2391. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНЬБ

СИГНАЛОВ (57) Изобретение относится к области передачи и приема дискретной информации. Целью изобретения является увеличение информативности и снижение

„„SU„„1372344 А1 вероятности ошибочного приема. Устройство содержит блок 1 оперативной памяти 2 чисел, формирователь 2 знаР ка, формирователь 3 сигналов коэффициента функции Уолша, детектор 4 макси- . мального сигнала, генератор 5 тактовых импульсов, ключ 6 счетчик 7 на 2 соP

n-p стояний, счетчик 8 на 2 состояний, блок 1 1 контроля четности, блок 9 поразргдного умножения, блок 10 постоянной памяти. В устройстве с поо мощью спектрального анализатора на 2 спектральных составляющих можно осуществить спектральный анализ в базисе мерностью 2 (n > р) при распознавании сигналов. 1 ил.

1372344

Устройство работает следующим образом.

Если в спектральном анализаторе

fl

2 частот совокупность ноорок входной реализации от пред:тавить в ниде матрицы . х и, столбцы которой явУолша на меров вь б, n

О до 2 — 1 размером

Изобретение относится к области передачи и приема дискретной информации.

Цель изобретения — увеличение

5 информативности и снижение вероятности ошибочного приема.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит блок опера- 10 тинной памяти (ОЗУ) 1 с объемом памяти 2 чисел, формирователь 2 знака, информационный вход которого подключен к информационному выходу буферного 03У, формирователь 3 сигна- 15 лов коэффициента функции Уолша, информационные входы которого соединены с выходом формирователя 2 знака, детектор 4 максимального сигнала, подключенный к первому выходу форми- 20 рователя 3 сигналов коэффициентов функции Уолша, генератор 5 тактовых импульсов, ключ 6 (второй вход) и с етчик на ? состояний, последовательно соединенные друг с другом, tt t opoII c l pTMtH(8 на ? состояний, блок 9 поразрядного умножения, блок !

О постоянной памяти и блок 11 контроля четности. Второй выход формирователя 3 сигналов коэффициентов функции Уолша соединен с первым управляющим входом ключа 6, третий и четвертый управляющие входы которого соединены с последним установочным выходом соо гнет"..твенно первого и вто- 35 рого 8 счетчиков, Установочные выходы первого счетчика 7 соединены с адресными входами ОЗУ 1 и блока 10 постоянной памяти. 11оследний установочнь и выход этого счетчика 7 соединен 40 с синхронизируюп им входом формирователя 3 сt!1 палов ко эффициентов функции

Уо:tttta н с входом второго счетчика 8, установочные выходы которого подключены к первому входу блока 9 поразряд-45 ного умножения. Второй вход блока 9 соединен с выходом блока )О постоянной памяти, а выход блока 9 соединен с входом схемы 11 контроля четности, выход которой подключен к управляюще- 50 му входу формирователя 2 знака. ляются их двоичным представлением, то в соответствии с графом БПУА базовые операции на первой итерации производятся с теми парами выборок, столбцы которых совпадают после вьг черкивания первой строки матрицы.При этом возможны только парные совпадения и число различных столбцов после

n-< вычеркивания равно 2 . Номера входных отсчетов в них совпадают с номерами пары исходных выборок при отбрасывании в них старших разрядов двоичного представления. После (n-1)-й п-Р итерации возникает 2 блоков спектральных анализаторов в базисе мерностью 2

При распознавании сигналов, основанных на двоичных кодах, анализируемая дискретная функция длительностью 2 имеет лишь ., ненулевых значений, поэтому на элементы, осуществляющие базовые операции в начальных итерациях, могут либо вообще не попадать ненулевые отсчеты, либо только по одному и необходимы лишь операции пересылок с соответствующим изменением знаков. Так как адресная матрица дискретных сигналов состоит из I, столбцов, взятых из рассмотрени ной матрицы размером 2 х и, то условием возникновения базовых операций является совпадение столбцов при поочередном вычеркивании строк адресной матрицы, При отсутствии базовых операций исходная выборка на 1-й итерации присутствует во всех 2 блоках спе-ктральных анализаторов мерностью о-Я

? . Местоположение выборки определяется ее исходным номером после удаления из него первых 1 разрядов. Знак выборки определяется графом БПУА.Причем, если двоичный символ в отбрасы-; ваемом разряде при вычеркивании строки адресной матрицы равен О, то выборка на очередной итерации в верхний и нижний блоки идет со знаком

"+", если символ 1, то в верхний блок выборка идет со знаком "+", а в ниж1! I l

Рассматриваемые двоичные (2 -1 n)

Э коды (1,=2 — 1 ) в своем составе содержат (2 -1, Р) зквидистантный код. Поэтому соответствующая им адресная матрица может быть приведена к такому виду, когда последние ее P строк

v состоят иэ 2 -1 различных ненулевых столбцов. Добавив нулевой столбец, получим Ь = 2 различных столбцов.

1372344

В этом случае совпадение столбцов адресной матрицы при поочередном вычеркивании ее строк произойдет лишь на (ri-p)-й итерации. Вычисление полного спектра объемом 2 можно оргаP ннэовать в виде отдельных блоков объемом 2, осуществляя 2 преобразований в базисе Уолша над последовательностью входных данных с изменяющимися знаками. Знак зависит от номера блока и от п-р первых строк адресной матрицы и равен сумме по модулю 2-х произведений первых (n-p) элементов столбца адресной матрицы, соответствующего данной выборке, на элементы двоичного представления номера блока, число разрядов в котором также равно п-р.

15 го

Таким образом, с помощью спектрального анализатора на 2 " спектральных составляющих можно осуществить спектральный анализ в базисе мерностью 2 " (n > p) при распознавании сигналов.

Устройство, реализующее изложенный алгоритм, работает следующим образом.

Во входное ОЗУ I объемом 2 чисел 30

Р поступают I, = 2 дискретных отсчетов.

n-p

Они считываются иэ 03У 2 раз, проходят через формирователь 2 знака и подаются на формирователь 3 сигнала

P коэффициента функции Уолша на 2 состояний, который 2 раэ производит

n-p ,спектральный анализ над входными отсчетами с измененными каждый раз знаками. !

Устройство синхронизируется генератором 5 тактовых импульсов, с которого поступают импульсы с частотой опроса ОЗУ 1. Для считывания

1 всех выборок с ОЗУ необходимо 2 так- 45 тов. Счетчик 7 на 2" состояний с поступлением тактовых импульсов меняет свое состояние и выдает ОЗУ 1 номер считываемой выборки. После считывания всех 2 отсчетов со счетчика 7 постуP пает импульс, закрывающий ключ 6 на время работы формирователя 3, Этот же импульс запускает этот формирователь. По окончании анализа на его контрольном выходе появляется импульс, 55 открывающий ключ 6, после чего начинается новый период считывания, Число периодов считывания фиксирует счетчик

8 на 2" г состояний.

Для формирования знаков считываемых с ОЗУ отсчетов синхронно с ними теми же самими адресами, формируемыми счетчиком 7 с блока 10 постоянной памяти на 2 числа считывается соответствующий выберке столбец предварительно записанной в блоке 10 адресной матрицы. Последний в блоке 9 поразрядного логического умножения перемножается с номером периода считывания, поступающим со счетчика 8. Ðåзультат перемножения подается на блок 11 контроля четности, формирующий логические сигналы "0" или "1".

При сигнале "0" знак дискретного отсчета в блоке 2 не меняется, при сигнале "1" меняется на обратный.

После 2" периодов считывания работа заканчивается и со счетчика 8 поступает импульс, закрывающий ключ

6. За 2 периодов формирователь сигнала коэффициентов функции Уолша

n-p n выдает 2 х 2 = 2 спектральных линий. Детектор 4 максимального сигнала выбирает максимальную иэ них и выдает на выход решение. формула изобретения

Устройство для приема дискретных сигналов, содержащее блок оперативной памяти, информационный первый вход которого является входом устройства, формирователь сигналов коэффициентов функции Уолша и детектор максимального сигнала, вход которого соединен с первым выходом формирователя сигналов коэффициентов функции

Уолша, выход детектора максималь ного сигнала является выходом устрой. ства, о т л и ч а ю щ е е с я тем, что, с целью увеличения информативности и снижения вероятности ошибочного приема, в него введены формирователь знака, генератор тактовых импульсов, ключ, первый и второй счетчики, блок поразрядного умножения, блок постоянной памяти, блок контроля четности, информационные входы формирователя эйака соединены с соответствующими выходами блока оперативной памяти, выходы блока формирования знаков соединены с соответствующими информационными входами формирователя сигналов коэффициентов функции

Уолша, второй выход которого соединен с первым входом ключа, второй вход

1372344

Составитель В.Краюшкин

Техред М.Дндык Корректор С,Черни

Редактор А.Ворович

Заказ 485/42

Тирал 558 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 которого соединен с выходом генератора тактовых импульсов, а выход со. единен с входом первого счетчика, первые установочные выходы которого соединены с соответствующими адресными входами блока оперативной памяти и блока постоянной памяти, последний установочный выход соединен с входом второго счетчика, синхронизирующим входом формирователя сигналов коэффициентов функции Уолша и третьим входом ключа, первые установочные выходы второго счетчика соединены с соответствующими первыми входами блока поразрядного умношения, вторые входы которого соединены с соответствующими выходами блока постоянной памяти, выход блока поразрядного умножения соединен с входом блока контроля четности, выход которого соединен с управляющим входом формирователя знака, последний установочный выход второго счетчика соединен с четвертым входом ключа.