Делитель частоты с дробным переменным коэффициентом деления

 

Изобретение относится к импульсной технике и может быть использовано в цифровьк синтезаторах частоты. Целью изобретения является расширение частотного диапазона делителя частоты при сохранении минимальной величины фазовой девиации выходной импульсной последовательности. Для этого в делитель частоты дополнительно введены счетчик 8 адреса, постоянное ;эапоминающее устройство (ПЗУ) 9, коммутатор 10 и матрица 12. Кроме того, делитель частоты содержит делитель 1 с переменным коэффициентом деления (КД), счетчики 2 и 3 импульсов, входную шину 4, выходную шину 5, матрицы 6 и 7 выбора целой части КД, матрицу 11 выбора знаменателя КД. Матрица 12 используется для смены КД. Время выборки значений из ПЗУ 9 не зависит от КД, т.е. смена КД делителя 1не зависит от КД делителя частоты. 2ил. i (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК.SU,» 13 2 1 (50 4 Н 03 К 23/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1ИБ-l:.:

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCKOMV СВИДЕТЕЛЬСТВУ (21) 3990485/24-21 (22) 20. 12.85 (46) 07.02.88. Бюл. Ф 5 (72) С.В.Михайлов (53) 621.374(088.8) (Se) Авторское свидетельство СССР

У 1051729, кл. Н 03 К 23/00, 06.07.81.

Авторское свидетельство СССР

У 1221716, кл. Н 03 К 3/64, 18.09.84.

Авторское свидетельство СССР

Ф 1156252, кл . Н 03 К 23/00, 10.10.83. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ДРОБНЫМ ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ (57) Изобретение относится к импульсной технике и может быть использовано в цифровых синтезаторах частоты. Целью изобретения является расширение частотного диапазона делителя частоты при сохранении минимальной величины фазовой девиации выходной импульсной последовательности. Для этого в делитель частоты дополнительно введены счетчик 8 адреса, постоянное .запоминающее устройство (ПЗУ) 9, коммутатор 10 и матрица 12. Кроме того, делитель частоты содержит делитель 1 с переменным коэффициентом деления (КД), счетчики 2 и 3 импульсов, входную шину 4, выходную шину 5, матрицы 6 и 7 выбора целой части КД, матрицу 11 выбора знаменателя КД. Матрица 12 используется для смены КД. Время выборки значений из ПЗУ 9 не зависит от КД, т.е. смена КД делителя

1 не зависит от КД делителя частоты.

2 ил.

1 13

Изобретение относится к импульсной технике и может быть использовано в цифровых синтезаторах частот.

Цель изобретения — расширение частотного диапазона устройства при сохранении минимальной величины фазовой девиации выходной импульсной последовательности.

На фиг.1 приведена электрическая структурная схема устройства; на фиг.2 — временные диаграммы, поясняющие его работу.

Делитель частоты с дробным переменным коэффициентом деления (КД) содержит делитель 1 частоты с переменным КД, состоящий из соединенных последовательно счетчиков 2 и 3 импульсов, счетный вход первого из которых соединен с входной шиной 4, а выход переноса второго — с выходной шиной 5, которая соединена с входами записи обоих счетчиков 2 и 3 импульсов, информационные входы которых соединены с выходами соответственно первой 6 и второй 7 матриц (выбора целой части КД), счетчик 8 адреса, счетный вход которого соединен с выходной шиной 5, постоянное запоминающее устройство (ПЗУ) 9, адресные входы которого соединены с выходами счетчика 8 адреса, коммутатор 10, входы которого соединены с выходами разрядов ПЗУ 9, а выход — с дополнительным входом первой матрицы 6, третью матрицу 11 (выбора знаменателя КД), выходы которой соединены с информационными входами счетчика 8 адреса, матрицу 12 (смены КД), выходы которой соединены с входами управления коммутатора 10. Управляющие входы матриц 6, 7, 11 и 12 соединены с соответствующими управляющими входами. Дополнительный вход матрицы 6 управляет младшим разрядом целой части КД. В качестве матриц 6, 7, 11 и

12 могут быть использованы регистры хранения.

Практически деление осуществляется на целый коэффициент, периодически изменяющийся во времени на единицу.

Если КД Я представляет собой несократимую неправильную дробь

М тР1+ш

Р +

1 1 1 где P — целая часть КД Q;

m — - числитель дробной части Q;

1 — знаменатель дробной части Q, то устройство делит входную частоту несколько раз на коэффициент, равный целой части P и несколько раэ на коэффициент (Р + 1).

Для получения минимальной величины фазовой девиации выходной импульсной последовательности определяют, в какой последовательности должны чередоваться КД P и (P + 1) °

Для изменения КД делителя 1 используют ПЗУ 9 объемом N х k, где k— количество КД, а N — количество ячеек, равное максимальному значению

25 знаменателя (иэ всех КД), счетчик 8, разрядность которого такова, чтобы можно было перебрать N ячеек, матрицу 11, которая устанавливает коэффициент перечета счетчика 8, и коммутатор 10, переключающий k входов на

30 на один выход и подключающий к матрице 6 один из разрядов ПЗУ 9 в зависимости от выбранного КД.

Определяют в какой последовательности должны чередоваться КД P u (Р + 1) для получения минимальной величины фаэовой девиации выходной импульсной последовательности.

Представляют КД в следующем виде:

m (Р + 1)m + Р(1 — m)

Е . 1

Отсюда видно, что КД P повторяет45 ся с = (1 — m) раз, а КЛ (P + 1)

m раз, т,е.

Устройство работает следующим образом.

Выходная последовательность импульсов формируется иэ входной последовательности за счет того, что устройство пропускает на выход лишь часть импульсов входной последовательности, интервал между выходными импульсами в процессе деления изменяется в зависимости от КД.

50 с = (1 - m) m

Шаг 1. Рассматривают как соотносятся.между собой коэффициенты повторения с и ш. Если с > m, то рассматривают

55 с ttl дробь — если с c m то — ° ш

Ъ с

Пусть с o m, тогда дробь можно представить в виде

1372615 (F + 1) (Р + » (F + 1) PP...P (P+ 1) РР...Р (Р+ I)...РР...Р(Р+ 1) а = (m-1) . с k (F+ 1)k+ (m — k)F

m ш m

Шаг 2. Рассматривают теперь как соотносятся между собой коэффициенты повторения k u d.

Пусть k d, тогда

Н (N + 1)Н + N(g — и)

d g 8 и так далее, до тех пор, пока числитель рассматриваемой дроби или разность между знаменателем и числителем будут равны единице.

Если с m, то первоначальной установкой КД делителя 1 устанавливается равным Р, если с c m, то (P + 1).

5 19

18 18 18 18 19 18 18 18

В этом случае при помощи матриц 6 и 7 задают КД делителя 1, равный 18.

Количество ячеек ПЗУ 9 должно быть не менее 16. Программируем ПЗУ 9 таким образом, чтобы в 5, 10 и 16 ячейках были Лог.1, а в остальных ячейI I l l 35 ках — "Лог.О". При помощи матрицы 11 коэффициент пересчета счетчика 8 равен 16. Коммутатор 10 подключает к матрице 6 необходимый разряд ПЗУ 9 и 40 переключается только при смене КД.

Управление коммутатором 10 осуществляется при помощи матрицы 12, В общем случае ПЗУ 9 программируется на

k КД.

Работа устройства начинается с задания при помощи матриц 6 и 7 целой части КД делителя 1, при помощи матрицы 11 знаменателя КД и при помощи матрицы 12 нужного разряда ПЗУ 9.

Импульсы входной частоты поступают на шину 4, а импульсы с выхода делителя 1 — на шину 5, на входы записи счетчиков 2 и 3 и на счетный вход

55 счетчика 8 импульсов. Последний перебирает адреса ПЗУ 9 и в зависимости от информации, записанной в нем, изменяется КД делителя 1.

Отсюда видно, что КД (P + 1) повторяется k раз через (F + 1) КД P и d = (m — k) раз через F КД Р, т.е.

Пример. Пусть КД равен

291 3 или 18 —. Тогда КД 19 делителя 1

16 16 будет повторяться 3 раза, а КД 18 делителя 1 — 13 раз эа один цикл счета, равный 291 периоду входных импульсов.

Используя приведенный алгоритм распределения КД, получают КД делителя 1 в конечном виде, который будет меняться следующим образом: (10 19 16 19

19 18 18 18 18 18 19 с

Пример 2. Пусть задан КД

3 43 устройства КД = 5 — или --. Это озна8 8 чает, что при подаче на вход устройства последовательности иэ 43 импульсов на выходе устройства получают 13 импульсов с минимальной фаэовой девиацией ° Последовательность чередования КД делителя 1 выглядит следующим образом:

5 5 6 5 5 6 5 6

2 5 7

Делитель 1 состоит всего из одного счетчика 2, который обеспечивает деление на целочисленные коэффициенты 5 и 6.

Устанавливают при помощи матрицы

6 КД делителя 1, равный 5. Выходы матрицы 6 соединяются с информационными выходами счетчика 2 таким образом, что первый выход матрицы 6 соединен с информационным входом младшего разряда счетчика 2, а последний — с информационным входом старшего разряда счетчика 2.

При помощи матрицы 11 устанавливают коэффициент пересвета счетчика 8 равным 8, т.е. равным значению

1372615 знаменателя исходного КД. Для реали43 зации КД -- потребуется 8 ячеек ПЗУ

9. В соответствии с последователь- 5 ностью чередования КД делителя 1 программируют ПЗУ 9 таким образом, что во второй, пятой и седьмой ячейках

ПЗУ будут записаны "Лог.1".

Предполагают, что данный КД реа10 лизуется при помощи первого разряда

ПЗУ 9, тогда при помощи матрицы 12 устанавливают код управления коммутатора 10 таким образом, что информация, записанная в первом разряде в

ПЗУ 9, поступает на выход коммутатора

10, а следовательно и на вход матри- ° цы 6. (Матрицы 6, 7, 11 и 12 имеют входные шины для ввода исходных дан20 ных).

Рассматривают работу устройства в течение одного цикла деления частоты устройством. Выделяют из последова тельности входных импульсов (фиг.2а)

43 импульса и для удобства пронумеровывают их. Перед приходом первого импульса счетчик 8 находится в исходном состоянии, т.е. на разрядах Q,-Q (фиг.2в г д) находятся "Лог.О". После

t Э

30 пятого входного импульса на выходе делителя 1 появляется первый импульс (фиг.2б), который поступает на вход счетчика 8 и на вход записи счетчика

2. Счетчик 8 изменяет свое состояние, а счетчик 2 перезаписывает КД, равный 5. После прихода десятого входного импульса на выходе делителя 1 по,является второй импульс, который изменяет состоя ние счетчика 8. По этому 0 новому адресу из ПЗУ 9 считывается

"Лог.1" (фиг.2е), которая через коммутатор 1О поступает на вход матрицы 6. Теперь в матрице 6 записан КД, равный 6. Счетчик 2 перезаписывает этот КД. Следующий выходной импульс делителя 1, третий по счету, появляется после шестнадцатого входного импульса. Счетчик 8 изменяет свое состояние и на входе матрицы появляется "Лог.О". Таким образом, матрица

6 опять устанавливает КД равным 5 и счетчик 2 перезаписывает этот КД.

Четвертый выходной импульс делителя

1 не изменяет КД счетчика 2. Счетчик

2 изменит КД только после пятого и седьмого выходных импульсов. Сорок третий входной импульс вызывает появление восьмого выходного импульса, который возвращает счетчик 8 в исходное состояние. Далее процесс повторяется.

В результате на выходе делителя 1 (фиг.2б) получают восемь импульсов с минимальной фазовой девиацией.

Время выборки значений ПЗУ 9 при таком построении устройства постоянное и не зависит от КД, т.е. смена

КД делителя 1 не зависит от КД устройства ° формула изобретения

Делитель частоты с дробным переменным коэффициентом деления, содержащий соединенные последовательно первый и второй счетчики импульсов, счетный вход первого из которых соединен с входной шиной, а выход переноса второго и входы записи первого и второго счетчиков импульсов — с выходной шиной, информационные входы первого и второго счетчиков импульсов соединены с выходами соответственно первой и второй матриц, управляющие входы которых соединены с соответствующими управляющими шинами, отличающийся тем, что, с целью расширения частотного диапазона, в него введены счетчик адреса, постоянное запоминающее устройство, коммутатор, третья и четвертая матрицы, управляющие входы которых соединены с соответствующими управляющими шинами, выходы — соответственно с информационными входами счетчика адреса и с входами управления коммутатора, выход которого соединен с дополнительным входом первой матрицы, информационные входы соединены с выходаМи постоянного запоминающего устройства, адресные входы которого соединены с выходами счетчика адреса, счетный вход которого соединен с выходной шиной.

1372615

5 10 /5 Zu 25 Ю Я5 40 431

8 2 Я 4 5 6 7 8 фиг.,Г

Составитель А.Соколов

Техвед,М.Дидой(Коов ек т ов М. Демчи к

Редактор И.Дербак

Тира к 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раувская наб., д. 4/5

Заказ 499/55

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4