Аналого-цифровой преобразователь в системе остаточных классов

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для сопряжения датчиков аналоговой информации с вычислительными устройствами, функционирующими в коде системы остаточных классов JCOK), Цель изобретения - повышение достоверности преобразования . Аналого-цифровой преобразова

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) ((1) (5i> 4 Н 03 М 1/28

1"

ВСГ(ОПИСАНИЕ ИЗОБРЕТЕНИЯ!

13

1 п-7 и-1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21 ) 41049 13/24-24 (22) 15.08.86 (46) 07.02.88. Бюл. М 5 (72) О.Н.Фоменко, Н.И.Швецов, В,А.Краснобаев, С.В.Иванов, В.К.Петухов, М.В.10машев и О.А.Финько (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 379980, кл. Н 03 М 1/28, l973.

Авторское свидетельство СССР

Р 1181.141 кл. Н 03 М 1/28, 1983. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЪ

В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ (57) Изобретение относится K автоматике и вычислительной технике и может быть использовано для сопряжения датчиков аналоговой информации с вычислительными устройствами, функционирующими в коде системы остаточных классов (СОК). Цель изобретения— повышение достоверности преобразования. Аналого-цифровой преобразова1372620 к тель в код СОК содержит аналого-цифровые преобразователи 1.1-1.п по модулю, где n — - число оснований кода

СОК, сумматоры 2,1-2.п по модулю, шифраторы 3.1-3.п-l, блоки 4.1-4.п-l коррекции, счетчики 5.1 и 5.2 по модулю и блок 6 управления. Каждый блок

Изобретение относится к автоматике и вычислительной технике и может быть использовано для сопряжения датчиков аналоговой информации с вычислительными устройствами, функционирующими в коде системы остаточных классов (СОК), а также для преобразования мгновенного значения аналогового сигнала в код COK.

Цель изобретения †.повышение до- 10 стоверности преобразования.

На фиг. 1 приведена функциональная схема аналого-цифрового преобразователя в код СОК; на фиг. 2— функциональная схема блока управле- 15 ния.

Аналого-цифровой преобразователь в код СОК содержит аналого-цифровые преобразователи 1.1-1.п по модулю, где и — число оснований кода СОК, 20 сумматоры 2.1-2.п по модулю, шиФраторы 3.1-3.п-l, блоки 4.1-4.п-l коррекции, первый 5.1 и второй 5.2 счетчики по модулю, блок 6 управления, входную шину 7, шину 8 "Запуск", ши- 25 ну 9 тактовых импульсов и выходные шины 10.1-10.п. Каждый блок 4.i коррекции содержит элемент ll.i сравнения кодов, элемент И 12 и регистр

13. Блок 6 управления имеет первые 30

14 и второй 15 входы, первый 16, второй 17 и третий 18 выходы. При этом блок 6 выполнен (Фиг. 2) на мажоритарном элементе 19, первом счетном триггере 20 RS-триггере 21 втором

Э

22 и третьем 23 счетных триггерах, элементах И 24-27 (с первого по четвертый), элементе ИЛИ 28, элементе

ИЛИ-НЕ 29, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ

30 и элементе 31 задержки.

Аналого-цифровой преобразователь в код СОК работает следующим образом.

4; коррекции содержит элемент 11; сравнения кодов, элемент И 12 и регистр 13. Максимально корректируемая ошибка в устройстве определяется как

К, =(„-1)/2 и не зависит от соотношения оснований (p;) (i=1-и-1) и p„, 2 з.п. Ф-лы, 2 ил.

В коде СОК цифровой эквивалент преобразуемой аналоговой величины представляется остатками М,, eL,..., „ по взаимно простым основаниям

p,, tI;,..., p„. В то же время цифровой эквивалент можно представить остатками P,,P,,...,(3„,, Ы„ по составным основаниям pi, p„p„p„, P„, р„, „.

Тогда для каждого из остатков P;) «

«(=1...,,n-l) можно получить информационный остаток -1р l ð,; (1) и контрольный остаток ï 1(Для определения верности преобразования сравнивают f< „ ) (i=1,n ) св4„ . Если ошибок нет, то

o4„ = сс, (i=1,п-l, (3) если ошибки есть, то для соответствующих номеров оснований о „ 1 о „, (i=lan- 1). (4)

Неправильные остатки из (; q

«(i-=1,п — 1) корректируются, если ошибка

К; удовлетворяет условию .

Неравенство (4) выполняется, если для о „ =1(;+ К;) выполняется

Р

К,P ) °

Однако неправильным может быть и остаток М„. Считают, что остаток М получен неправильно, если "большинство" остатков fs „$ (i=1,n-l) (т ° е. более n/2) не совпадают с <и. Тогца корректируют остаток м„ до получения "меньшинства остатков („ « (=1,п-1) (т,е. менее и/2), не сов1372620

55 падающих с Ы„, после чего корректи руют неправильные остатки { (3;) (i=1 и-11 ) ..

АЦП 1.1-1.п преобразуют входную величину А в коды остатков P „ P,,. ..°.

1и. в 1 б °

Сумматоры 2.1-2.п по модулям

$, f»p, о„,... >P„,р„, р„соответственно корректируют рстатки P,, P 3„,,ь(„. Первый и второй вход каждого сумматора являются информационными, а управляющий служит для управления режимом работы сумматора (сложение или вычитание), Шифраторы 3,1-3,п- !преобразуют остатки f P;) (i=1,n-l) информационные остатки (М ) (i=1,п-l) по первому выходу и в 1контрольные остатки (i=-1,п- l ) по второму выходу соответственно.

Блоки 4.1-4.п-l коррекции предназначены для выделения правильного результата преобразования его записи и хранения.

Счетчики 5.1 и 5.2 по модулю с

-р -1

)+1 предназначены для выработки

2 1 корректирующей величины для и-ro u

1-(и-1)-х каналов соответственно.

В исходном состоянии в регистры

13 блоков 4.1-4.п-l коррекции занесены вначення остатков (ol;(t>)j (i=1,n-1) предыдущего отсчета преобразования. Содержимое счетчика 5.1 соответствует величине ошибки в

АЦП l.п в предыдущем отсчете преобразования. Содержимое счетчика 5.2 произвольно. Триггер 20 блока управления обнулен, а состояние триггеров 21-23 безразлично. Тактовые импульсы с частотой „„ по шине 9 поступают на первый вход элемента

И 26.

В момент времени С +1 начала пре1 образования по шине 8 поступает импульс запуска, который запускает

АЦП 1.1-1.п сбрасывает содержимое счетчика 5.2 и через время задержки элементом 31, определяемое временем преобразования AlgI 1.1-1.п, устанавливает триггер 20 в единичное, а триггер 21 в нулевое состояния. Тактовые импульсы с частотой f, с выхода элемента И 26 поступают на первые входы элементов И 27 и ИСКЛЮЧА10ЩЕЕ ИЛИ 30. В то же время схемы

11 ° 1-11.п-l сравнения определяют верность получения информационных э 10

40 остатков (g .3 (i=1,n-l) путем проверки выполнения условия (3) или (4).

Если в АЦП l.п происходит ошибка (т.е. большинство потенциалов на выходах схем 11.1-11.п-l сравнения соответствуют нулю), то потенциал на выходе мажоритарного элемента 19 соответствует нулю, а на выходе элемента ИЛИ-НЕ 29 — единице, поэтому тактовый импульс с выхода элемента И 27 поступает на счетный вход триггера

22 и изменяет его состояние. Таким образом, на счетный вход счетчика

5.1 поступают импульсы частоты f /2 до тех пор, пока содержимое счетчика

5,1 и режим работы сумматора 2.п соответствуют величине и знаку ошибки в АЦП l.п, т.е. когда на выходе мажоритарного элемента 19 потенциал соответствует единице, а таким образом, на выходе элемента ИЛИ-НЕ

29 — нулю. Теперь тактовый импульс появляется на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30, который поступает на вторые входы элементов И 12.112.птl и тем самым позволяет занести в регистры 13.1-13.п-l, номера которых соответствуют номерам АЦП

1.1-1.n-l, в которых нет ошибки правильные результаты преобразования и устанавливает триггер 21 в единичное состояние с целью исключить дальнейшее влияние на работу устройства сигналов на выходе мажоритарного элемента 19. При этом, если во всех

АЦП 1.1-1.п-l ошибок нет, то на выходе элемента И 24 потенциал соответствует единице, что позволяет тактовому импульсу, появившемуся на выходе элемента ИСКЛЮЧАЮЩЕЕ KIN 30 сбросить триггер 20. Преобразование на этом считается законченным.

Если хотя бы в одном иэ АЦП l 1l.n-l происходит ошибка, то по мере поступления тактовых импульсов на счетный вход триггера 23 с частотой

f,„/2 увеличивается содержимое счетчика 5.2 и с частотой f изменяется режим работы сумматоров 2.1-2.п-l.

По мере коррекции АЦП 1.1-1.n-l в которых происходят ошибки, по сигналам соответствующих схем 11.1-ll.n-l сравнения в соответствующие регистры

13.1-13.п-l самостоятельно заносятся правильные результаты преобразования. Когда наступает переполнение счетчика 5.2, на его втором выходе вырабатывается единичный импульс, 1372620 который сбрасывает триггер 20. Преобразование на этом закончено.

Максимально корректируемая ошибка в предлагаемом устройстве определяется как к не зависит от соотношения основа10 ний ((); ) (i=1 и-1) и о„, Формула и з о б р е т ения

1. Аналого-цифровой преобразователь в системе остаточных классов, содержащий (n-1) аналого-цифровых преобразователей и и-й аналого-цифровой преобразователь, выполненный по модулю наибольшего основания, где и — число оснований кода системы остаточных классов, информационные входы которых объединены и являются входной шиной, выходы (п-1)-х аналого-цифровых преобразователей подключе ны к первым информационным входам соответствующих (n-l)-х сумматоров по модулю, вторые информационные входы которых объединены, выходы подключены к входам соответствующих (n-1)-х 30 шифраторов, первые выходы которых подключены к первым входам соответствующих (п-1)-х блоков коррекции, первые выходы которых являются выходными шинами по соответствующим (и— 1)-м основаниям кода системы остаточных классон, вторые входы объединены и являются выходной шиной по наибольшему основанию, о т л и ч аю шийся тем, что, с целью поны- 40 шения достоверности преобразования, (п-1)-е аналого-цифровые преобразователи выполнены по модулю соотнетстнующих (и-1)-х оснований и введены первый и н орой счетчики по модулю, 45 и-й сумматор по модулю, блок управления, первый выход которого подключен к счетному входу первого счетчика по модулю и к управляющему входу и-го сумматора по модулю, первый информационный вход которого подклю50 чен к выходу п-го аналого-цифрового преобразователя по модулю наибольшего основания, второй информационный вход подключен к выходу перного счетчика по модулю, выход подключен к второму входу (n-1)-го блока коррекции, третьи входы (п-1)-х блоков коррекции подключены к вторым выходам соответствующих шифраторов, вторые выходи подключены к соответствующим первым входам блока управления, второй выход которого подключен к упранляющим входам (и-1)-х сумматоров по модулю и к счетному входу второго счетчика по модулю, информационный выход которого подключен к второму информационному входу первого сумматора по модулю, выход переполнения подключен к второму входу блока управления, третий выход которого подключен к четвертым входам (n-1)-х блокон коррекции, третий вход объединен с управляющими входами и-х аналого-цифровых преобразователей по модулю соответствующих оснований, входом обнуления второго счетчика по модулю и является шиной "Запуск", четвертый вход является шиной тактовых импульсов.

2. Преобразователь по п. !, о тл и ч а ю шийся тем, что каждый блок коррекции выполнен íà регистре, элементе И и элементе сравнения кодов, первый вход которого является вторым входом блока коррекции, второй вход является третьим входом блока коррекции, выход является вторым выходом блока коррекции и подключен к первому входу элемента И, второй вход которого является четвертым входом блока коррекции, выход подключен к управляющему входу регистра, информационный вход которого является первым входом блока коррекции, а выход является первым выходом блока коррекции.

3. Преобразователь по п. 1, о тл и ч а ю шийся тем, что блок управления выполнен на первом, втором, третьем и четвертом элементах

И, первом, втором и третьем счетных триггерах, RS-триггере, элементе

ИЛИ, элементе ИЛИ-HE элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, элементе задержки, мажоритарном элементе, входы которого объединены с соответствующими входами первого элемента И и являют- ся первыми входами блока управления, выход подключен к первому входу элемента ИЛИ-НЕ, второй вход которого подключен к выходу RS-триггера, Sвход которого объединен со счетным нходом третьего счетного триггера, первым входом второго элемента И, является третьим выходом блока управления и подключен к выходу эле1372620

Составитель В.Першиков

Редактор И.Дербак Техред И.Попович Корректор И Муска

Тираж 928 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб. д. 4/5

Заказ 500/56

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 мента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого объединен с первым входом четвертого элемента И и подключен к выходу элемента ИЛИ-НЕ, второй вход объединен с вторым входом четвертого элемента И и подключен к выходу третьего элемента И, первый вход которого является четвертым входом блока управления, второй вход подключен к выходу первого счетного триггера, счетный вход которого подключен к выходу элемента ИЛИ, первый вход которого является вторым входом блока управления, второй вход объединен с R-входом RS-триггера и подключен к выходу элемента задержки, третий вход подключен к вы5 ходу второго элемента И, второй вход которого подключен к выходу первого элемента И, при этом счетный вход второго счетного триггера подключен к выходу четвертого элемента И, выход является первым выходом блока управления, выход третьего счетного триггера является вторым выходом блока управления, вход элемента задержки является третьим входом блока