Устройство для блочной синхронизации цифровой системы передачи

 

Изобретение относится к электросвязи и может использоваться в цифровых системах передачи, применяющих многоуровневые блочные балансные коды с избыточностью. Цель изобретения - повьппение помехоустойчивости блочной синхронизации. Сигналы троичного линейного кода через регистр 1 сдвига и блок ключей 2 поступают на детектор 3 запрещенных кодовых слов. При обнаружении запрещенного кодового слова детектор 3 формирует импульс, который поступает на интегратор 4. При превышении напряжением интегратора 4 определенного порога пороговый блок 5 сравнения формирует импульс, по которому осуществляется сброс интегратора 4 через элемент ИЛИ 13, а в делителе частоты 6 на четыре происходит переход сигнала логической единицы в другой разряд . Делители частоты 6,7 на четыре, элементы И 8-11, ИЛИ 12 обеспечивают установку начальной фазы синхросигнала в начальный момент вхождения в синхронизм. Счетчик 14 количества анализируемых кодовых слов задает интервал времени. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (111

А1 (511 4 Н 04 L 7/02

&

L,„13 i

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Юаа &&& а

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3975831/24-09 (22) 10. 11.85 (46) 23.02.88. Бюл. У 7 (71) Институт радиофизики и электроники АН АрмССР (72) Г.С. Маркарян и Г.Г. Хачатрян (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

И 1124438, кл. Н 04 Ь 7/02, 1983.

Авторское свидетельство СССР

1(1197119, кл. Н 04 Ь 7/02, 1985. (54) УСТРОЙСТВО ДЛЯ БЛОЧНОЙ СИНХРОНИЗАЦИИ ЦИФРОВОЙ СИСТЕМЫ ПЕРЕДАЧИ (57) Изобретение относится к электросвязи и может использоваться в цифровых системах передачи, применяющих многоуровневые блочные балансные коды с избыточностью. Цель изобретения — повьппение помехоустойчивости блочной синхронизации. Сигналы троичного линейного кода через регистр 1 сдвига и блок ключей 2 поступают на детектор 3 запрещенных кодовых слов. При обнаружении запрещенного кодового слова детектор 3 формирует импульс, который поступает на интегратор 4. При превьппении напряжением интегратора 4 определенного порога пороговый блок 5 сравнения формирует импульс, по которому осуществляется сброс интегратора 4 через элемент ИЛИ 13, а в делителе частоты

6 на четыре происходит переход сигнала логической единицы в другой разряд. Делители частоты 6,7 на четыре, элементы И 8-11 ИЛИ 12 обеспечивают установку начальной фазы синхросигнала в начальный момент вхождения в синхронизм. Счетчик 14 количества анализируемых кодовых слов задает интервал времени, 2 ил.

1376258

Изобретение относится к технике электросвязи и может быть использовано в цифровых системах передачи, применяющих многоуровневые блочные ба5 лансные коды с избыточностью.

Цель изобретения — повышение помехоустойчивости блочной синхронизацШ .

На фиг. 1 представлена структурная электричеСкая схема устройства для блочной синхронизации цифровой системы передачи; на фиг. 2 — временные диаграмм, поясняющие работу устройства. 15

Устройство для блочной синхронизации цифровой системы передачи содержит регистр 1 сдвига, блок ключей 2, детектор 3 запрещенных кодовых слов, интегратор 4, пороговый блок 5 срав- 20 нения, первый и второй делители 6 и 7 частоты на четыре, первый, второй, третий и четвертый элементы И 8 — 11, первый и второй элементы ИЛИ 12 и 13 и счетчик 14 количества анализируемых кодовых слов, Устройство для блочной синхронизации цифровой системы передачи работает следующим образом.

Принимаемые сигналы троичного ли- 3О нейного кода (фиг. 2а) с тактовой частотой Й (фиг. 2д) через регистр 1 поступают на соответствующие входы блока ключей 2, с выходов которого сигналы поступают на соответствующие входы детектора 3. Сигнал, поступающий на управляющий вход блока ключей

2, задает начальную фазу (фиг. 2б) сигнала блочной синхронизации. В детекторе 3 осуществляется поиск запре-40 щенных кодовых слов. При обнаружении запрещенного кодового слова на выходе детектора 3 формируется импупьс (фиг. 2б). Порядок работы детектора

3 определяется кодовой таблицей ис- 45 пользуемого кода. С выхода детектора 3 импульсы поступают на интегратор 4 (фиг. 2в), на управляющий вход которого с выхода второго элемента

ИЛИ 13 поступают импульсы, которые устанавливают интегратор 4 в начальное состояние. С выхода интегратора

4 сигнал поступает на вход порогового блока 5, в котором он сравнивается с пороговым напряжением U (фиг. 2в).

В случае превьппения порога U на выходе порогового блока 5 формируется импульс (фиг. 2г), который посту» пает на первый вход второго элемента

ИЛИ 13 и на вход первого делителя 6 частоты. При поступлении на вход первого делителя 6 частоты импульса (фиг. 2г) сигнал логической единицы переходит во второй разряд (фиг.2л), а выходы остальных разрядов устанавливаются в нулевое состояние (фиг.2к, м, и н) и т.д. Одновременно сигналы тактовой частоты (фиг. 2д) поступают на вход второго делителя 7 .частоты.

При поступлении на вход второго делителя 7 частоты сигнала логической единицы (фиг. 2д) импульс появляется только на выходе первого разряда (фиг. 2е). Каждый последующий импульс, поступающий на вход второго делителя 7 частоты, вызывает переход выходного сигнала в соседний разряд (фиге 2жу э. и и) °

Таким образом, в начальньпТ момент вхождения в синхронизм совместная работа первого и второго делителей 6 и 7 частоты, первого, второго, третьего и четвертого элементов И 8 — 11 и первого элемента ИЛИ 12 обеспечивает установку начальной фазы синхросигнала у (фиг. 2о). При этом в интеграторе 4 начинается отсчет заданного количества запрещенных кодовых слов, а в счетчике 14 начинается отсчет заданного интервала из N кодовых слов. Интервал времени Т, определяемый количеством анализируемых кодовых слов N, зависит от задаваемого времени вхождения в синхронизм путем установки счетчика 14 в режим счета на N.

Формула изобретения

Устройство для блочной синхронизации цифровой системы передачи, содержащее регистр сдвига, последовательно соединенные детектор запрещенных кодовых слов, интегратор, пороговый блок сравнения и первый делитель частоты на четыре, выходы которого подключены к первым входам первого, второго, третьего и четвертого элементов И, к вторым входам которых подключены соответствующие выходы второго делителя частоты на четыре, выходы первого, второго, третьего и четвертого элементов И подключены к соответствующим входам первого элемента ИЛИ, счетчик количества анализируемых кодовых слов, тактовый вход регистра сдвига объединен с

1376258

У typal

Составитель А. Андрианов

Корректор Л. Патай

Заказ 798/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, )К-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 входсм второго делителя частоты на четыре и является тактовым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости блочной синхронизации, введены блок ключей и второй элемент

ИЛИ, при этом выходы порогового блока сравнения и счетчика количества анализируемых кодовых слов подключены соответственно к первому и второму входам второго элемента ИЛИ, выход е

Ж

Э

Л

Н

Редактор Н. Яцола Техред Л. Олийнык которого подключен к управляющим входам интегратора и счетчика количест-. ва анализируемых кодовых слов, а вью х ды регистра сдвига подключены к со. ответствующим входам детектора запрещенных кодовых слов через блок ключей, к управляющему входу которого и к входу счетчика количества анализируемых кодовых слов подключен выход первого элемента ИЛИ, который является выходом устройства.